隨著二十一世紀的到來,人類進入了后PC時代。在這一階段,嵌入式技術得到了飛速發展和廣泛應用。目前,嵌入式技術及其產品已廣泛應用于智能家用電器、智能建筑、儀器儀表、通訊產品、工業控制、掌上型電腦、各種智能IC卡的應用等等。將嵌入式系統應用于多媒體移動終端,充分發揮了嵌入式系統的低功耗、集成度高、可擴充能力強等特點,可以達到集移動、語音、圖像等各種功能于一身的效果。基于以上背景,本文提出了一種基于嵌入式Linux的多媒體播放器設計方案。 本文首先詳細分析了ARM體系結構,研究了嵌入式Linux操作系統在ARM9微處理器的移植技術,包括交叉編譯環境的建立、引導裝載程序應用、移植嵌入式Linux內核及建立根文件系統,并且實現了嵌入式Linux到EP9315開發板的移植。 由于嵌入式系統本身硬件條件的限制,常用在PC機的圖形用戶界面GUI系統不適合在其上運行。為此,本文選擇了Qt/Embedded作為研究對象,在對其體系結構等方面進行研究基礎上,實現了Qt/Embedded到EP9315開發板的移植,完成了嵌入式圖形用戶界面開發,使得系統擁有良好的操作界面。 針對現今MP3文件格式廣泛流行的特點,本文設計了MP3播放器。在深入研究了MP3文件編碼原理的基礎上,詳細論述了播放器的設計過程,沒有使用硬件解碼方案,采用了軟件解碼,降低了系統開發成本:在視頻播放方面,本文實現了Linux系統下的通用媒體播放器——Mplayer到EP9315開發板的移植。通過對音頻數據輸出的研究,解決了Mplayer播放聲音不正常的問題,實現了一個集音樂和視頻播放于一體的嵌入式多媒體播放系統。 最后,總結了論文所做的工作,指出了嵌入式多媒體播放器所需要進一步解決和完善的問題。
上傳時間: 2013-04-24
上傳用戶:梧桐
藍牙(Bluetooth)技術是近年來國外先進國家研究發展最快的短程無線通信技術之一,能夠廣泛地應用于工業短距離無線控制裝置、近距離移動無線控制設備、機器人控制、辦公自動化及多媒體娛樂設備等局部范圍內無線數據傳輸的領域中。在我國,由于對藍牙技術的研究還處于研究開發的初級階段, 還沒有形成藍牙數據短距離無線通信的一套開放性應用標準。 在無線音頻傳輸領域內,傳統的基于模擬調制方式的無線音頻傳輸由于抗干擾能力較差,傳輸的音頻質量會受到較大的影響,而國內市場上的藍牙音頻產品僅支持單聲道語音傳輸。所以,對基于藍牙技術的高品質多通道音頻傳輸技術的研究將具有一定的技術創新性,在無線音頻傳輸領域也具有較為廣闊的市場前景。 本文以嵌入式藍牙技術與音頻信號傳輸系統為研究開發課題,參考國外藍牙技術協議標準,利用功能模塊單元與嵌入式技術,目標是研制一種基于嵌入式開發應用的高品質雙聲道藍牙無線音頻傳輸系統。本系統通過對雙聲道線性模擬音源的數字化MP3編解碼處理,結合基于嵌入式應用的簡化后的HCI層藍牙應用協議,實現了藍牙信道帶寬內的高品質雙聲道音頻信號點對點的傳輸。 在硬件設計上,系統采用了模塊化設計思想。發送端和接收端由音頻處理模塊、控制傳輸模塊和無線模塊三部分構成。其中,音頻處理模塊以MAS3587音頻處理芯片為核心,負責音頻信號的AD采樣、MP3壓縮和解壓縮以及DA還原等工作;控制傳輸模塊以MSP430F169為核心,負責MP3數據幀的高速傳輸以及藍牙接口協議控制;無線模塊采用藍牙單芯片解決方案(集成藍牙射頻、基帶和鏈路管理等),負責MP3數據幀的射頻發送和接收。模塊與模塊之間采用工業標準接口方式連接。音頻處理模塊和控制傳輸模塊之間采用DMA方式的通用并口(PIO);控制傳輸模塊與藍牙模塊之間采用DMA方式的通用異步串口(UART)。 在軟件設計上,系統主要由藍牙協議解釋、傳輸控制和芯片驅動三部分構成。在藍牙協議解釋上,系統采用了基于HCI層的ACL數據包透明傳輸方式;在傳輸控制上,采用了基于通用并口(PIO)和異步串口(UART)的DMA方式高效率批量數據傳輸技術;芯片驅動主要指對MAS3587的基本配置。 對目標系統的測試實驗采用了目前流行的音頻測試虛擬儀器軟件Adobe Audition 1.5。實驗項目包括掃頻測試、音樂測試、聽覺測試、距離測試以及抗干擾測試等。實驗結果表明,輸入音源在經過MP3編碼、發射、接收及MP3解碼后,音頻質量基本上沒受影響,實際雙聲道音質接近于CD音質,而無線傳輸的可靠性遠高于模擬無線音頻傳輸,幾乎沒有斷音與錯音,充分體現了嵌入式藍牙無線技術的優勢。
上傳時間: 2013-05-27
上傳用戶:稀世之寶039
隨著通信技術的發展,視頻傳輸系統因具有方便、實時、準確等特點已成為現代工業管理、安全防范、城市交通中必不可少的重要部分。而光纖傳輸以大容量、保密性能好、抗干擾能力強、傳輸距離等優點越來越受人們的關注。本論文以FPGA為核心芯片,結合數字化技術和時分復用技術,提出了一種無壓縮多路數字視頻光纖傳輸系統設計方案,并詳細分析方案的設計過程。 系統分A/D轉換、D/A轉換和FPGA數據處理三大模塊化進行設計,FPGA數據處理模塊實現了程序的配置下載、IO口的控制功能、各時鐘分頻、鎖相功能和多路數字信號的復接解復接仿真,同時完成了視頻信號的A/D轉換和數字視頻信號的D/A轉換功能,最終實現了八路視頻信號在一根光纖上實時傳輸的功能。接收視頻圖像輪廓清晰、沒有不規則的閃爍、沒有波浪狀等條紋或橫條出現,基本滿足視頻監控系統的圖像質量指標要求。各路視頻信號的輸入輸出電接口、阻抗和收發光接口均符合國家標準,系統具高集成度、靈活性等特點,能廣泛應用于各場合的視頻監控系統和安全防范系統中。 關鍵詞:FPGA,光纖傳輸,視頻信號
上傳時間: 2013-06-05
上傳用戶:zxh1986123
隨著圖像處理技術的不斷發展,圖像處理技術在國民經濟和社會生活的各個方面都得到了廣泛的運用。與此同時,人們對圖像處理的要求也越來越高。傳統的數字圖像處理器件主要有專用集成芯片(Application Specific Integrated Circuit)和數字信號處理器(Digital Signal Process)。進入20世紀以來,伴隨著半導體技術的發展,現場可編程門陣列FPGA以其應用靈活、集成度高、功能強大、設計周期短、開發成本低的特點,越來越多地被應用在圖像處理領域。大量實踐證明,FPGA的并行處理能力與流水線作業能顯著地提高圖像處理的速度,因此基于FPGA的圖像處理系統有著廣闊的發展前景。 本文研究的是一個在嵌入式視頻監控系統下的圖像預處理子系統。首先實現了一個通用可重復配置的圖像處理算法研究硬件平臺,完成圖像的采集、接收、處理、存儲、輸出等功能。由于FPGA本身具有完全的可重復配置性,所以該架構的硬件平臺可以很方便的升級和重復配置。其次在該平臺上,本文使用Verilog HDL硬件語言在FPGA芯片上實現了多種圖像預處理算法。在實現過程中,為了充分發揮FPGA在并行處理方面的強大功能,本文對算法做了一定的改進,使其盡量能使用并行處理的方式來完成。實驗結果表明,本圖像預處理系統能在毫秒級高速地完成多種圖像算法,完全能夠滿足視頻監控系統50幀/秒的輸出要求。 最后根據視頻監控系統在實際運用中出現的噪聲類型多樣化的情況,我們設計了一種基于反饋理論的圖像處理效果控制模塊。該模塊能通過對處理后圖像峰值信噪比(PSNR)的分析,控制FPGA對下一幅圖像的噪聲采用更有針對性的圖像處理方法。
上傳時間: 2013-05-20
上傳用戶:gundamwzc
通用異步收發器(Universal Asynchronous Receiver Transmitter,UART)是一種能同時支持短距離和長距離數據傳輸的串行通信接口,被廣泛應用于微機和外設之間的數據交換。像8251、NS8250、NS16550等都是常用的UART芯片,但是這些專用的串行接口芯片的缺點是數據傳輸速率比較慢,難以滿足高速率數據傳輸的場合,而更重要的就是它們都具有不可移植性,因此要利用這些芯片來實現PC機和FPGA芯片之間的通信,勢必會增加接口連線的復雜程度以及降低整個系統的穩定性和有效性。 本課題就是針對UART的特點以及FPGA設計具有可移植性的優勢,提出了一種基于FPGA芯片的嵌入式UART設計方法,其中主要包括狀態機的描述形式以及自頂向下的設計方法,利用硬件描述語言來編制UART的各個子功能模塊以及頂層模塊,之后將其集成到FPGA芯片的內部,這樣不僅能解決傳統UART芯片的缺點而且同時也使整個系統變得更加具有緊湊性以及可靠性。 本課題所設計的LIART支持標準的RS-232C傳輸協議,主要設計有發送模塊、接收模塊、線路控制與中斷仲裁模塊、Modem控制模塊以及兩個獨立的數據緩沖區FIFO模塊。該模塊具有可變的波特率、數據幀長度以及奇偶校驗方式,還有多種中斷源、中斷優先級、較強的抗干擾數據接收能力以及芯片內部自診斷的能力,模塊內分開的接收和發送數據緩沖寄存器能實現全雙工通信。除此之外最重要的是利用IP模塊復用技術設計數據緩沖區FIFO,采用兩種可選擇的數據緩沖模式。這樣既可以應用于高速的數據傳輸環境,也能適合低速的數據傳輸場合,因此可以達到資源利用的最大化。 在具體的設計過程中,利用Synplify Pro綜合工具、ModelSim仿真工具、ISE集成的軟件開發環境中對各個功能模塊進行綜合優化、仿真驗證以及下載實現。各項數據結果表明,本課題中所設計的UART滿足預期設計目標。
上傳時間: 2013-08-02
上傳用戶:rocketrevenge
隨著電子工業應用領域需求的增長,要實現復雜程度較高的數字電子系統,對數據處理能力提出越來越高的要求。定點運算已經很難滿足高性能數字系統的需要,而浮點數相對于定點數,具有表述范圍寬,有效精度高等優點,在航空航天、遙感、機器人技術以及涉及指數運算和信號處理等領域有著廣泛的應用。對浮點運算的要求主要體現在兩個方面:一是速度,即如何快速有效的完成浮點運算;二是精度,即浮點運算能夠提供多少位的有效數字。 計算機性價比的提高以及可編程邏輯器件的出現,對傳統的數字電子系統設計方法進行了變革。FPGA(Field Programmable Gate Array,現場可編程門陣列)讓設計師通過設計芯片來實現電子系統的功能,將傳統的固件選用及電路板設計工作放在芯片設計中進行。FPGA可以完成極其復雜的時序與組合邏輯電路功能,適用于高速、高密度,如運算器、數字濾波器、二維卷積器等具有復雜算法的邏輯單元和信號處理單元的邏輯設計領域。 鑒于FPGA技術的特點和浮點運算的廣泛應用,本文基于FPGA將浮點運算結合實際應用設計一個觸摸式浮點計算器,主要目的是通過VHDL語言編程來實現浮點數的加減、乘除和開方等基本運算功能。 (1)給出系統的整體框架設計和各模塊的實現,包括芯片的選擇、各模塊之間的時序以及控制、每個運算模塊詳細的工作原理和算法設計流程; (2)通過VHDL語言編程來實現浮點數的加減、乘除和開方等基本運算功能; (3)在Xilinx ISE環境下,對系統的主要模塊進行開發設計及功能仿真,驗證了基于FPGA的浮點運算。
上傳時間: 2013-04-24
上傳用戶:咔樂塢
擴頻通信技術因為具有較強的抗干擾、抗噪聲、抗多徑衰落能力、較好的保密性、較強的多址能力和高精度測量等優點,在軍事抗干擾和個人通信業務中得到了很大的發展。尤其是基于擴頻理論的CDMA通信技術成為國際電聯規定的第三代移動通信系統的主要標準化建議后,標志著擴頻通信技術在民用通信領域的應用進入了新階段。 近年來,隨著微電子技術和電子設計自動化(EDA)技術的迅速發展,以FPGA和CPLD為代表的可編程邏輯器件憑借其設計方便靈活等特點廣泛應用于數字信號處理領域。 本論文正是采用基于FPGA硬件平臺來實現了一個直接序列擴頻通信基帶系統,該系統的實現涉及擴頻通信和有關FPGA的相關知識,以及實現這些模塊的VHDL硬件描述語言和QuartusⅡ開發平臺,目標是實現一個集成度高、靈活性強、并具有較強的數據處理能力的擴頻通信基帶系統。 本論文中首先對擴頻通信的基礎理論做了探討,著重對直序擴頻的理論進行了分析;其次根據理論分析,設計了全數字直接序列擴頻基帶系統的結構,完成了擴頻序列的產生、信息碼的輸入和擴頻。重點完成了對基帶擴頻信號的相關解擴和幾種同步捕獲電路的設計,將多種專用芯片的功能集成在一片大規模FPGA芯片上。在論文中列出了部分模塊的VHDL程序,并在QuartusⅡ仿真平臺上完成各部分模塊的功能仿真。
上傳時間: 2013-04-24
上傳用戶:chenjjer
通信與信息技術行業飛速發展,已成為我國支柱產業之一。隨著該行業的迅速發展,社會對具備實際動手能力人才的需求也不斷增加,高校通信教學改革勢在必行。在最初的通信原理實驗設備中每個實驗獨立占用一塊硬件資源,隨著EDA技術的發展,實驗設備廠商將CPLD/FPGA技術作為獨立的一項實驗內容,加入到通信原理實驗設備中。FPGA技術具備集成度高、速度快和現場可編程的優勢,適合高集成度和高速的時序運算。本文總結現有通信原理實驗設備的優缺點,采用FPGA技術設計出集驗證性和設計性于一體,具備較高的綜合性和系統性的通信原理實驗系統。 本系統提供了一個開放性的硬件、軟件平臺,從培養學生實際動手能力出發,利用FPGA在通用的硬件上實現所有實驗內容。學生在本系統上除了能完成已固化的實驗內容,還可以實現電子設計開發和驗證。這對培養學生的實踐能力大有裨益。 本文結合數字通信系統基本模型,把基于FPGA的通信原理實驗系統劃分為信號源模塊、發送端模塊、信道仿真模塊、接收端模塊和同步模塊幾部分。其中,模擬信號源采用DDS技術,能夠生成非常高的頻率精度,可作為任意波形發生器。發送端和接收端模塊結合到一起組成多體制調制解調器,形成多頻段、多波形的軟件無線電系統。載波同步采用全數字COSTAS環提取技術,具備良好的載波跟蹤特性,利用對載波相位不敏感 的Gardner算法跟蹤位同步信號。 本文首先介紹了通信原理實驗系統的研究現狀和意義;然后根據通信系統模型從《通信原理》各個章節中提煉出各模塊的實驗內容,分別列出各實驗的數字化實現模型;繼而根據各模塊資源需求選取合適FPGA芯片,并給出硬件設計方案;最后,給出各模塊在FPGA上具體實現過程、系統測試結果及分析。測試和實際運行結果表明設計方法正確,且功能和技術指標滿足設計要求。 關鍵詞:通信原理,實驗系統,FPGA,DDS,多體制調制解調,全數字COSTAS環,位同步
上傳時間: 2013-07-07
上傳用戶:evil
IIR數字濾波器是沖激響應為無限長的一類數字濾波器,是電子、通信及信號處理領域的重要研究內容,國內外學者對IIR數字濾波器的優化設計進行了大量研究。其中,進化算法優化設計IIR數字濾波器雖然取得了一定的效果,但是其也有自身的一些不足;另外,基于粒子群算法以及人工魚群算法的IIR數字濾波器優化設計也取得了較好的效果。但這些方法都是將多目標優化問題轉化為單目標優化問題,這種方法是將每個目標賦一個權值,然后將這些賦了權值的目標相加,把相加的結果作為目標函數,在此基礎上尋找目標函數的最小值,這樣做造成的問題是可能將其中的任何一種滿足目標函數值最小的情況作為最優解,但實際上得到的不一定是最優解。也就是說,單目標的方法難以區分哪一種情況為最優解,這樣的尋優模型從理論上來說是難以得到最優解的。另外,在將多目標轉化為單目標時,各個目標的權值難以確定,而且最終只能得到唯一解。針對這些問題,本文在研究傳統遺傳算法、進化規劃算法以及量子遺傳算法的IIR數字濾波器優化設計的基礎上,將重點研究IIR數字濾波器的粒子進化規劃優化、遺傳多目標優化以及量子多目標優化。另外,由于在通信系統中IIR數字濾波器有廣泛應用,并且大量采用FPGA實現,多目標優化方法得到的濾波器性能也值得驗證,因此,對多目標優化方法得到的IIR數字濾波器系數進行FPGA仿真驗證有重要的現實意義。 @@ 論文的主要工作及研究成果具體如下: @@ 1.分析IIR數字濾波器的數學模型及其優化設計的參數;針對低通IIR數字濾波器,采用遺傳算法及量子遺傳算法對其進行優化設計,并給出相應的仿真結果及分析。 @@ 2.針對使用進化規劃算法優化設計IIR數字濾波器時容易陷入局部極值的問題,研究粒子進化規劃算法,并將其應用于IIR數字濾波器的優化設計,該算法將粒子群優化算法與進化規劃算法相結合,繼承了粒子群算法局部搜索能力強和進化規劃算法遺傳父代優良基因能力強的優點。將這種新的粒子進化規劃算法應用于IIR低通、高通、帶通、帶阻數字濾波器的優化設計,顯示了較好的效果。 @@ 3.優化設計IIR數字濾波器時,通常將多目標轉化為單目標的優化問題,這種方法雖然設計簡單,但是在將多目標轉化為單目標時,各個目標的權值難以確定,而且最終只能得到唯一解,不能提供更多的有效解給決策者。針對常 用基于單目標優化算法的不足,在分析IIR數字濾波器優化模型和待優化參數的基礎上,本文研究遺傳算法的IIR數字濾波器多目標優化設計方法,該方法將多個目標值直接映射到適應度函數中,通過比較函數值的占優關系來搜索問題的有效解集,使用這種方法可以求得一組有效解,并且將多目標轉化為單目標的優化方法得到的唯一解也能被包括在這一組有效解中。@@ 4.將量子遺傳算法應用于IIR數字濾波器多目標優化設計,研究量子遺傳算法的IIR數字濾波器多目標優化設計方法,并將優化結果與傳統遺傳算法的多目標優化方法進行了比較。仿真結果表明,在對同一種濾波器進行優化設計時,使用該方法得到的結果通帶波動更小,過渡帶更窄,阻帶衰減也更大。 @@ 5.針對IIR數字濾波器的硬件實現問題,在對IIR數字濾波器的結構特征進行分析的基礎上,分別采用遺傳多目標優化方法量子多目標方法優化設計IIR數字濾波器的系數,然后針對兩組系數進行了FPGA( Field-Programmable GateArray,現場可編程門陣列)仿真驗證,并對兩種結果進行了對比分析。 @@關鍵詞:IIR數字濾波器;優化設計
上傳時間: 2013-06-09
上傳用戶:熊少鋒
激光打標是指利用高能量密度的激光束在物件表面作永久性標刻。激光打標以其“打標速度快、性能穩定、打標質量好”等優勢,獲得了日益廣泛的應用。傳統的激光打標系統一般是基于ISA總線或PCI總線的,運動控制卡必須插在計算機的PCI插槽內,且不支持熱捅拔,影響了控制卡的穩定性;以單片機為主控制器的激光打標控制卡雖然成本低、運行可靠,但由于其運算速度慢、存儲容量有限,限制了它的應用范圍。 運動控制卡是激光打標系統的核心組成部分。本文設計了一種新型的基于USB總線,以FPGA為主控單元的振鏡掃描式激光打標控制卡,它利用了USB總線高速、穩定、易用和FPGA資源豐富、處理能力強、易擴展等優點,將PC機強大的信息處理能力與運動控制卡的運動控制能力相結合,具有信息處理能力強、開放程度高、使用方便的特點。 本文首先介紹了激光打標的原理,激光打標技術的發展現狀以及激光打標系統的組成結構。在對USB總線技術作了簡要介紹后,詳細討論了激光打標控制卡的硬件電路設計,包括USB接口電路,FPGA主控單元電路,D/A單元電路,存儲器電路,I/O接口電路等。接著對USB接口單元的固件程序和FPGA中USB接口功能模塊、D/A寫控制功能模塊和SRAM讀寫控制功能模塊的程序做了詳細設計,通過軟硬件調試,控制卡實現了USB通信,輸出兩路模擬信號,SRAM數據讀寫,數字量輸入輸出等功能。
上傳時間: 2013-04-24
上傳用戶:prczsf