能精確計算C語言延時程序中延時時間的小工具
上傳時間： 2013-07-29
上傳用戶：357739060
由于信道中存在干擾,數字信號在信道中傳輸的過程中會產生誤碼.為了提高通信質量,保證通信的正確性和可靠性,通常采用差錯控制的方法來糾正傳輸過程中的錯誤.本文的目的就是研究如何通過差錯控制的方法以提高通信質量,保證傳輸的正確性和可靠性.重點研究一種信道編解碼的算法和邏輯電路的實現方法,并在硬件上驗證,利用碼流傳輸的測試方法,對設計進行測試.在以上的研究基礎之上,橫向擴展和課題相關問題的研究,包括FPGA實現和高速硬件電路設計等方面的研究. 糾錯碼技術是一種通過增加一定的冗余信息來提高信息傳輸可靠性的有效方法.RS碼是一種典型的糾錯碼,在線性分組碼中,它具有最強的糾錯能力,既能糾正隨機錯誤,也能糾正突發錯誤.在深空通信,移動通信以及數字視頻廣播等系統中具有廣泛的應用,隨著RS編碼和解碼算法的改進和相關的硬件實現技術的發展,RS碼在實際中的應用也將更加廣泛. 在研究中,對所研究的問題進行分解,集中精力研究課題中的重點和難點,在各個模塊成功實現的基礎上,成功的進行系統組合,協調各個模塊穩定的工作. 在本文中的EDA設計中,使用了自頂向下的設計方法,編解碼算法每一個子模塊分開進行設計,最后在頂層進行元件例化,正確實現了編碼和解碼的功能. 本文首先介紹相關的數字通信背景；接著提出糾錯碼的設計方案,介紹RS(31,15)碼的編譯碼算法和邏輯電路的實現方法,RTL代碼編寫和邏輯仿真以及時序仿真,并討論了FPGA設計的一般性準則以及高速數字電路設計的一些常用方法和注意事項；最后設計基于FPGA的硬件電路平臺,并利用靜態和動態的方法對編解碼算法進行測試. 通過對編碼和解碼算法的充分理解,本人使用Verilog HDL語言對算法進行了RTL描述,在Altera公司Cyclone系列FPGA平臺上面實現了編碼和解碼算法. 其中,編碼的最高工作頻率達到158MHz,解碼的最高工作頻率達到91MHz.在進行硬件調試的時候,整個系統工作在30MHz的時鐘頻率下,通過了硬件上的靜態測試和動態測試,并能夠正確實現預期的糾錯功能.
上傳時間： 2013-07-01
上傳用戶：liaofamous
糾錯碼技術是一種通過增加一定冗余信息來提高信息傳輸可靠性的有效方法。RS碼是一種典型的糾錯碼，在線性分組碼中，它具有最強的糾錯能力，既能糾正隨機錯誤，也能糾正突發錯誤，在深空通信、移動通信、磁盤陣列、光存儲及數字視頻廣播(DVB)等系統中具有廣泛的應用。 DVD是一種高容量的存儲媒質。DVD技術的應用很廣泛，在數字技術中占有重要地位。DVD系統中采用里德-所羅門乘積碼(RS-PC：Reed-Solomon ProductCode)進行糾錯，RS碼譯碼器在伺服芯片中具有重要作用。 FPGA在開發階段具有安全、方便、可隨時修改設計等不可替代的優點，在電子系統中采用FPGA可以極大的提升硬件系統設計的靈活性，可靠性，同時提高硬件開發的速度和降低系統的成本。FPGA的固有優點使其得到越來越廣泛的應用，FPGA設計技術也被越來越多的設計人員所掌握。 本文首先介紹了編碼理論和常用的RS編譯碼算法，提出RS編碼器實現方案，詳細分析了譯碼器的ME算法和改進BM算法的實現，針對ME算法提出了一種流水線結構的糾刪糾錯RS譯碼器實現方案，在譯碼器復雜度和延時上作了折衷，降低了譯碼器的復雜度并提高了最高工作頻率，利用有限域乘法器的特性對編譯碼電路進行優化。這些技術的采用大大的提高了RS編譯碼器的效率，節省了RS編譯碼器占用的資源。在Xilinx公司的Virtex-II系列FPGA上設計并成功實現了RS(208，192)編譯碼器。
上傳時間： 2013-07-20
上傳用戶：xinshou123456
為了提高壓電超聲換能器的系統效率，保證換能器安全工作，利用換能器等效電路方法，分析了匹配電路的調振匹配和阻抗匹配功能．提出了頻率跟蹤結合數字電感實現調諧匹配的方法，并對調諧匹配方法進行了實驗驗證．以含源網絡電路分析方法為基礎，從理論上證明了實現換能器阻抗匹配的最佳條件
上傳時間： 2013-04-24
上傳用戶：xfbs821
介紹一種脈沖渦流無損檢測系統所使用的多波形專用PWM 信號發生器的設計。該信號發生器以單片機為核心控制單元，通過對外圍芯片的控制來實現對輸出波形的頻率、電壓幅值、占空比的連續調節，并能對運行信
上傳時間： 2013-04-24
上傳用戶：luominghua
·佳能相機的照相程序和SDK庫CDSDK71 WIN以及編程手冊
上傳時間： 2013-07-21
上傳用戶：3233
用UC3842做的開關電源的典型電路見圖1。過載和短路保護，一般是通過在開關管的源極串一個電阻（R4），把電流信號送到3842的第3腳來實現保護。當電源過載時，3842保護動作，使占空比減小，輸出電壓降低，3842的供電電壓Vaux也跟著降低，當低到3842不能工作時，整個電路關閉，然后靠R1、R2開始下一次啟動過程。這被稱為“打嗝”式（hiccup）保護。
上傳時間： 2013-04-24
上傳用戶：564708051@qq.com
實現4種常見波形正弦、三角、鋸齒、方波（A、B）的頻率、幅度可控輸出（方波A的占空比也是可控的），可以存儲任意波形特征數據并能重現該波形，還可完成各種波形的線形疊加輸出。
上傳時間： 2013-04-24
上傳用戶：vendy
高速FPGA系統的信號完整性測試和分析,能幫助學習FPGA
上傳時間： 2013-08-05
上傳用戶：妄想演繹師
能完全模擬DDS芯片的工作，在CPLD的輸出引腳后接上相應的D/A轉換芯片并接上低通濾波器，將得到非常好的正旋波
上傳時間： 2013-08-09
上傳用戶：3294322651
