由于永磁無刷直流電機(jī)既具備交流電機(jī)結(jié)構(gòu)簡單、運行可靠、維護(hù)方便等一系列優(yōu)點，又兼有普通有刷直流電機(jī)調(diào)速特性好、運行效率高的優(yōu)點，因此它在當(dāng)今國民經(jīng)濟(jì)各個領(lǐng)域得到了越來越廣泛的應(yīng)用。本文對基于DSP的無刷直流電機(jī)控制系統(tǒng)進(jìn)行了設(shè)計和研究。 本論文首先回顧了無刷直流電機(jī)的產(chǎn)生、發(fā)展歷程，介紹了目前的熱點研究方向和最新研究成果。 第二章對無刷直流電機(jī)的組成環(huán)節(jié)、結(jié)構(gòu)、工作原理、運行特性進(jìn)行了分析，并且建立了無刷直流電機(jī)的數(shù)學(xué)模型，對其控制方法進(jìn)行了討論。同時，DSP控制器由于其高速的處理能力和豐富的片上資源，已經(jīng)廣泛的應(yīng)用于電機(jī)控制領(lǐng)域。 第三章介紹了TI的高性能DSP芯片 TMS320LF2407A的結(jié)構(gòu)和性能，提出了基于 TMS320LF2407A 的 BLDCM 的控制方案，并且對系統(tǒng)的相關(guān)環(huán)節(jié)進(jìn)行了討論和分析。 第四、五兩章分別完成了硬件和軟件的設(shè)計。此系統(tǒng)是基于PWM技術(shù)和PID算法的雙閉環(huán)控制系統(tǒng)。硬件電路包括了控制電路、主電路、檢測電路、保護(hù)電路幾個部分；軟件采用模塊化的編程思想，編制了各程序模塊的控制流程圖，并論述了其實現(xiàn)方面的若干問題。 第六章給出了系統(tǒng)的仿真實驗結(jié)果及分析。 第七章對全文內(nèi)容進(jìn)行了總結(jié)，并對無刷直流電機(jī)控制系統(tǒng)提出了展望。
標(biāo)簽： DSP 無刷直流電機(jī) 控制系統(tǒng)
上傳時間： 2013-04-24
上傳用戶：xiaoxiang
工業(yè)領(lǐng)域中需要大量的AC/DC整流電源。隨著現(xiàn)代電力電子技術(shù)的不斷發(fā)展，人們曰益意識到低功率因數(shù)整流系統(tǒng)造成了諧波污染和電網(wǎng)公害。因此消除電網(wǎng)諧波污染，提高功率因數(shù)，成為整流系統(tǒng)的發(fā)展趨勢。由于中大功率的電力電子設(shè)備在電網(wǎng)中占很大的比重，因此高功率因數(shù)的三相整流器的研究已成為當(dāng)今國內(nèi)外研究的一大熱點。 隨著數(shù)字控制技術(shù)的不斷發(fā)展，越來越多的控制策略通過數(shù)字信號處理器(DSP)得以實現(xiàn)。數(shù)字控制的特有優(yōu)點：簡化硬件電路，克服了模擬電路中參數(shù)溫度漂移的問題，控制靈活且易實現(xiàn)先進(jìn)控制等，使得所設(shè)計的電源產(chǎn)品不僅性能可靠，且易于大批量生產(chǎn)，從而降低了開發(fā)周期。因此，數(shù)字化控制電源已成為當(dāng)今于開關(guān)電源產(chǎn)品設(shè)計的潮流。 本文首先給出了幾種常見的三相功率因數(shù)校正方案，并對其進(jìn)行了比較和分析，在前面的基礎(chǔ)上提出了：三相三開關(guān)三電平拓?fù)浣Y(jié)構(gòu)和雙閉環(huán)控制的策略結(jié)合的三相PFC系統(tǒng)。緊接著介紹了DSP芯片的特點及其在電力電子裝置中的應(yīng)用，首先介紹目前DSP芯片的發(fā)展，通過比較選定了TI公司的TMSLF2407芯片作為本文的處理芯片，而后基于對TMSLF2407芯片的內(nèi)部資源和該芯片數(shù)字式PWM信號產(chǎn)生的原基于DSP的三相有源功率因數(shù)校正研究與設(shè)計理的分析，提出了三相PFC的數(shù)字化解決方案。在第四章中介紹了基于DSP數(shù)字控制的PFC的總體設(shè)計方案，電路所采用的是基于平均電流方案的雙閉環(huán)控制策略。內(nèi)環(huán)通過瞬時值控制獲得快速的動態(tài)性能，保證輸出畸變率較低，外環(huán)使用輸出電壓的瞬時值控制，具有較高的輸出精度。本文最后應(yīng)用仿真軟件MATLAB中的SIMULINK對系統(tǒng)進(jìn)行仿真，驗證控制策略的可行性，并有助于系統(tǒng)主電路和控制電路的設(shè)計。對于三相變換器這種復(fù)雜的非線性系統(tǒng)，需要模擬、數(shù)字信號混合仿真，仿真比較難以實現(xiàn)。一是因為模型難以建立二是即使建立起一個模型，由于電路復(fù)雜，仿真軟件也未必能保證其收斂性。所以經(jīng)過簡化，利用MATLAB中的SIMULINK構(gòu)建了變換器的電壓模型，用于驗證設(shè)計方法和設(shè)計參數(shù)的正確性。
標(biāo)簽： DSP 三相 有源功率因數(shù)校正
上傳時間： 2013-05-31
上傳用戶：wengtianzhu
快速傅立葉變換(FFT)技術(shù)是數(shù)字信號處理中的核心技術(shù)，它已廣泛應(yīng)用于數(shù)字信號處理的各個領(lǐng)域，長期以來一直是一個重要的研究課題。近年來，專用數(shù)字信號處理器以其優(yōu)化的硬件結(jié)構(gòu)和優(yōu)良的性能價格比為FFT的實現(xiàn)提供了一種有效的途徑，其中最具有代表性的是美國TI公司的TMS320系列DSP。 本文首先分析了常用FFT算法原理，并進(jìn)行了算法的討論和比較，然后詳細(xì)論述了以浮點型DSP為核心的實現(xiàn)FFT算法的硬件平臺的設(shè)計。平臺的硬件電路主要包括數(shù)據(jù)采集部分、數(shù)據(jù)處理部分、數(shù)據(jù)存儲部分和數(shù)據(jù)顯示部分。其中采集部分采用12位高速的A/D轉(zhuǎn)換芯片MAX197，數(shù)據(jù)處理部分采用32位浮點型DSP芯片-TMS320VC33，數(shù)據(jù)存儲部分采用了大容量的FLASH芯片——K9F2808UOA，數(shù)據(jù)顯示部分采用PHILIPS公司的高亮度、寬視角的TFT彩色液晶顯示屏。 為了擴(kuò)展系統(tǒng)的通信能力，通信接口我們選擇CAN總線。軟件部分選用了頻率抽取基2FFT、分裂基FFT和實序列FFT算法，用C語言進(jìn)行編程。最后部分是進(jìn)行軟硬件的聯(lián)合調(diào)試，并在此基礎(chǔ)上進(jìn)行了FFT算法實現(xiàn)。 論文結(jié)尾以實際的實驗曲線分析驗證了算法的正確性，同時針對實驗中產(chǎn)生的誤差找出了原因，并提出了解決的方法。實驗結(jié)果表明采用浮點DSP實現(xiàn)FFT算法方便且有較高的實時性，可以應(yīng)用到電力系統(tǒng)諧波分析、振動測試及鐵路檢測等各個領(lǐng)域。
上傳時間： 2013-04-24
上傳用戶：caixiaoxu26
本論文主要以TI公司的TMS320LF2407A型DSP為電機(jī)控制核心芯片,進(jìn)行了空間矢量PWM變頻調(diào)速系統(tǒng)的研究,并對DSP用于雙饋調(diào)速的進(jìn)行了探討.本文總結(jié)了電力電子器件、PWM技術(shù)、電機(jī)變頻控制技術(shù)的發(fā)展和現(xiàn)狀,并通過分析和總結(jié)正弦脈寬調(diào)制(SPWM)技術(shù)和電壓空間矢量(SVPWM)控制技術(shù)的特點,得出SVPWM控制技術(shù)在變頻調(diào)速數(shù)字控制上有較大的優(yōu)勢和廣闊的應(yīng)用前景.本文設(shè)計了空間矢量變頻調(diào)速系統(tǒng),并獲到了較理想的SVPWM控制波形,基本達(dá)到控制系統(tǒng)要求.同時在DSP用于雙饋調(diào)速的探討中,提出了一種轉(zhuǎn)子感應(yīng)電勢檢測的解決方案,獲得了MULTISIM仿真波形;給出了DSP控制的雙饋調(diào)速系統(tǒng)框圖及一些相關(guān)軟件算法.
上傳時間： 2013-08-02
上傳用戶：whenfly
圖書－電子技術(shù)學(xué)習(xí)方法和分析思路輕松入門，很不錯的一本書，對電路分析很有用的。
上傳時間： 2013-05-16
上傳用戶：lixinxiang
UBoot源碼分析及在S3C2440的移植過程
上傳時間： 2013-04-24
上傳用戶：CETM008
這是我們的電路分析課件，希望能幫到正在學(xué)將要學(xué)想要學(xué)這門課的同志們
標(biāo)簽： 電路分析基礎(chǔ)
上傳時間： 2013-06-10
上傳用戶：leileiq
并行總線PATA從設(shè)計至今已快20年歷史，如今它的缺陷已經(jīng)嚴(yán)重阻礙了系統(tǒng)性能的進(jìn)一步提高，已被串行ATA(Serial ATA)即SATA總線所取代。SATA作為新一代磁盤接口總線，采用點對點方式進(jìn)行數(shù)據(jù)傳輸，內(nèi)置數(shù)據(jù)/命令校驗單元，支持熱插拔，具有150MB/s(SATA1.0)或300MB/s(SATA2.0)的傳輸速度。目前SATA已在存儲領(lǐng)域廣泛應(yīng)用，但國內(nèi)尚無獨立研發(fā)的面向FPGA的SATAIP CORE，在這樣的條件下設(shè)計面向FPGA應(yīng)用的SATA IP CORE具有重要的意義。 本論文對協(xié)議進(jìn)行了詳細(xì)的分析，建立了SATA IP CORE的層次結(jié)構(gòu)，將設(shè)備端SATA IP CORE劃分成應(yīng)用層、傳輸層、鏈路層和物理層；介紹了實現(xiàn)該IPCORE所選擇的開發(fā)工具、開發(fā)語言和所選用的芯片；在此基礎(chǔ)上著重闡述協(xié)議IP CORE的設(shè)計，并對各個部分的設(shè)計予以分別闡述，并編碼實現(xiàn)；最后進(jìn)行綜合和測試。 采用FPGA集成硬核RocketIo MGT(RocketIo Multi-Gigabit Transceiver)實現(xiàn)了1.5Gbps的串行傳輸鏈路；設(shè)計滿足協(xié)議需求、適合FPGA設(shè)計的并行結(jié)構(gòu)，實現(xiàn)了多狀態(tài)機(jī)的協(xié)同工作：在高速設(shè)計中，使用了流水線方法進(jìn)行并行設(shè)計，以提高速度，考慮到系統(tǒng)不同部分復(fù)雜度的不同，設(shè)計采用部分流水線結(jié)構(gòu)；采用在線邏輯分析儀Chipscope pro與SATA總線分析儀進(jìn)行片上調(diào)試與測試，使得調(diào)試工作方便快捷、測試數(shù)據(jù)準(zhǔn)確；嚴(yán)格按照SATA1.0a協(xié)議實現(xiàn)了SATA設(shè)備端IP CORE的設(shè)計。 最終測試數(shù)據(jù)表明，本論文設(shè)計的基于FPGA的SATA IP CORE滿足協(xié)議需求。設(shè)計中的SATA IP CORE具有使用方便、集成度高、成本低等優(yōu)點，在固態(tài)電子硬盤SSD(Solid-State Disk)開發(fā)中應(yīng)用本設(shè)計，將使開發(fā)變得方便快捷，更能夠適應(yīng)市場需求。
上傳時間： 2013-06-21
上傳用戶：xzt
對弓網(wǎng)故障的檢測是當(dāng)今列車檢測的一項重要任務(wù)。原始故障視頻圖像具有極大的數(shù)據(jù)量，使實時存儲和傳輸故障視頻圖像極其困難。由于視頻的數(shù)據(jù)量相當(dāng)大，需要采用先進(jìn)的視頻編解碼協(xié)議進(jìn)行處理，進(jìn)而實現(xiàn)檢測現(xiàn)場的實時監(jiān)控。 @@ H．264/AVC(Advanced Video Coding)作為MPEG-4的第10部分，因其具有超高的壓縮效率、極好的網(wǎng)絡(luò)親和性，而被廣泛研究與應(yīng)用。H．264/AVC采用了先進(jìn)的算法，主要有整數(shù)變換、1/4像素精度插值、多模式幀間預(yù)測、抗塊效應(yīng)濾波器和熵編碼等。 @@ 本文使用硬件描述語言Verilog，以紅色颶風(fēng) II開發(fā)板作為硬件平臺，在開發(fā)工具QUARTUSII 6．0和MODELSIM_SE 6．1B環(huán)境中完成軟核的設(shè)計與仿真驗證。以Altera公司的CycloneII FPGA(Field Programmable Gate Array)EP2C35F484C8作為核心芯片，實現(xiàn)視頻圖像采集、存儲、顯示以及實現(xiàn)H．264/AVC部分算法的基本系統(tǒng)。 @@ FPGA以其設(shè)計靈活、高速、具有豐富的布線資源等特性，逐漸成為許多系統(tǒng)設(shè)計的首選，尤其是與Verilog和VHDL等語言的結(jié)合，大大變革了電子系統(tǒng)的設(shè)計方法，加速了系統(tǒng)的設(shè)計進(jìn)程。 @@ 本文首先分析了FPGA的特點、設(shè)計流程、verilog語言等，然后對靜態(tài)圖像及視頻圖像的編解碼進(jìn)行詳細(xì)的分析，比如H．264/AVC中的變換、量化、熵編碼等：并以JM10．2為平臺，運用H．264/AVC算法對視頻序列進(jìn)行大量的實驗，對不同分辨率、量化步長、視頻序列進(jìn)行編解碼以及對結(jié)果進(jìn)行分析。接著以紅色颶風(fēng)II開發(fā)板為平臺，進(jìn)行視頻圖像的采集存儲、顯示分析，其中詳細(xì)分析了SAA7113的配置、CCD信號的A/D轉(zhuǎn)換、I2C總線、視頻的數(shù)字化ITU-R BT．601標(biāo)準(zhǔn)介紹及視頻同步信號的獲取、基于SDRAM的視頻幀存儲、VGA顯示控制設(shè)計；最后運用verilog語言實現(xiàn)H．264/AVC部分算法，并進(jìn)行功能仿真，得到預(yù)計的效果。 @@ 本文實現(xiàn)了整個視頻信號的采集存儲、顯示流程，詳細(xì)研究了H．264/AVC算法，并運用硬件語言實現(xiàn)了部分算法，對視頻編解碼芯片的設(shè)計具有一定的參考價值。 @@關(guān)鍵詞：FPGA；H．264/AVC；視頻；verilog；編解碼
上傳時間： 2013-04-24
上傳用戶：啦啦啦啦啦啦啦
Linux系統(tǒng)分析與高級編程技術(shù) 一共31章節(jié)
標(biāo)簽： Linux zip 系統(tǒng)分析 高級編程
上傳時間： 2013-06-04
上傳用戶：caixiaoxu26
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
