FPGA RSIC CPU設(shè)計(jì)文檔和源碼是EDA中對(duì)CPU設(shè)計(jì)非常好用的程序
標(biāo)簽： CPU FPGA RSIC EDA
上傳時(shí)間： 2013-08-21
上傳用戶(hù)：cppersonal
在嵌入式FPGA開(kāi)發(fā)環(huán)境(ISE7.1)下的Huffman編解碼的程序.
標(biāo)簽： Huffman FPGA 7.1 ISE
上傳用戶(hù)：lepoke
用verilog實(shí)現(xiàn)的串口收發(fā)數(shù)據(jù)程序，已經(jīng)調(diào)試通過(guò)
標(biāo)簽： verilog 串口 收發(fā) 數(shù)據(jù)
上傳用戶(hù)：lixinxiang
CY7c68013 GPIF程序絕對(duì)可用
標(biāo)簽： c68013 68013 GPIF CY7
上傳時(shí)間： 2013-08-22
上傳用戶(hù)：561596
基于DM642的OSD顯示程序，代碼是基于FPGA編寫(xiě)的demo程序，大家可以參考一下
標(biāo)簽： 642 OSD DM 顯示程序
上傳用戶(hù)：qlpqlq
這是我寫(xiě)的一個(gè)關(guān)于fpga verilog的程序希望有對(duì)初學(xué)著有幫助
標(biāo)簽： verilog fpga 程序
上傳時(shí)間： 2013-08-23
上傳用戶(hù)：gundamwzc
ARM9 S3C2440與FPGA接口的驅(qū)動(dòng)和應(yīng)用程序
標(biāo)簽： S3C2440 ARM9 FPGA 接口
上傳時(shí)間： 2013-08-24
上傳用戶(hù)：xinhaoshan2016
51加cpld測(cè)試程序，免費(fèi)分享，大家覺(jué)得好，記得留言。
標(biāo)簽： cpld 測(cè)試程序
上傳用戶(hù)：13736136189
基于Samsung2410平臺(tái)的PCMCIA中的DMA測(cè)試程序和Wait程序，還有經(jīng)編譯后的CPLD參數(shù)。
標(biāo)簽： Samsung PCMCIA 2410 Wait
上傳用戶(hù)：黃華強(qiáng)
VxWorks下PC104-CAN驅(qū)動(dòng)程序設(shè)計(jì),系統(tǒng)的基本功能是通過(guò)CPLD 來(lái)實(shí)現(xiàn)PC/104 總線SPI 總線的數(shù)據(jù)交換
標(biāo)簽： VxWorks 104 CAN PC
上傳用戶(hù)：小寶愛(ài)考拉
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
