什么是JTAG 到底什么是JTAG呢？ JTAG(Joint Test Action Group)聯(lián)合測試行動小組)是一種國際標準測試協(xié)議（IEEE 1149.1兼容），主要用于芯片內(nèi)部測試。現(xiàn)在多數(shù)的高級器件都支持JTAG協(xié)議，如DSP、FPGA器件等。標準的JTAG接口是4線：TMS、 TCK、TDI、TDO，分別為模式選擇、時鐘、數(shù)據(jù)輸入和數(shù)據(jù)輸出線。 JTAG最初是用來對芯片進行測試的，基本原理是在器件內(nèi)部定義一個TAP（Test Access Port�測試訪問口）通過專用的JTAG測試工具對進行內(nèi)部節(jié)點進行測試。JTAG測試允許多個器件通過JTAG接口串聯(lián)在一起，形成一個JTAG鏈，能實現(xiàn)對各個器件分別測試。現(xiàn)在，JTAG接口還常用于實現(xiàn)ISP（In-System rogrammable�在線編程），對FLASH等器件進行編程。 JTAG編程方式是在線編程，傳統(tǒng)生產(chǎn)流程中先對芯片進行預編程現(xiàn)再裝到板上因此而改變，簡化的流程為先固定器件到電路板上，再用JTAG編程，從而大大加快工程進度。JTAG接口可對PSD芯片內(nèi)部的所有部件進行編程 JTAG的一些說明 通常所說的JTAG大致分兩類，一類用于測試芯片的電氣特性，檢測芯片是否有問題；一類用于Debug；一般支持JTAG的CPU內(nèi)都包含了這兩個模塊。 一個含有JTAG Debug接口模塊的CPU，只要時鐘正常，就可以通過JTAG接口訪問CPU的內(nèi)部寄存器和掛在CPU總線上的設備，如FLASH，RAM，SOC（比如4510B，44Box，AT91M系列）內(nèi)置模塊的寄存器，象UART，Timers，GPIO等等的寄存器。 上面說的只是JTAG接口所具備的能力，要使用這些功能，還需要軟件的配合，具體實現(xiàn)的功能則由具體的軟件決定。 例如下載程序到RAM功能。了解SOC的都知道，要使用外接的RAM，需要參照SOC DataSheet的寄存器說明，設置RAM的基地址，總線寬度，訪問速度等等。有的SOC則還需要Remap，才能正常工作。運行Firmware時，這些設置由Firmware的初始化程序完成。但如果使用JTAG接口，相關的寄存器可能還處在上電值，甚至時錯誤值，RAM不能正常工作，所以下載必然要失敗。要正常使用，先要想辦法設置RAM。在ADW中，可以在Console窗口通過Let 命令設置，在AXD中可以在Console窗口通過Set命令設置。
上傳時間： 2013-10-23
上傳用戶：aeiouetla
SEED-DEC2812函數(shù):一、 SEED-DEC2812 系統(tǒng)初始化函數(shù)二、 系統(tǒng)PIE 中斷矢量表控制寄存器的操作函數(shù).
上傳時間： 2014-12-28
上傳用戶：qiao8960
The Virtex™-4 user access register (USR_ACCESS_VIRTEX4) is a 32-bit register thatprovides direct access to bitstream data by the FPGA fabric. It is useful for loadingPowerPC™ 405 (PPC405) processor caches and/or other data into the FPGA after the FPGAhas been configured, thus achieving partial reconfiguration. The USR_ACCESS_VIRTEX4register is programmed through the bitstream with a command that writes a series of 32-bitwords.
標簽： USR_ACCESS PowerPC XAPP 719
上傳時間： 2013-11-13
上傳用戶：我累個乖乖
FSM 分兩大類：米里型和摩爾型。 組成要素有輸入(包括復位)，狀態(tài)(包括當前狀態(tài)的操作)，狀態(tài)轉移條件，狀態(tài)的輸出條件。 設計FSM 的方法和技巧多種多樣，但是總結起來有兩大類：第一種，將狀態(tài)轉移和狀態(tài)的操作和判斷等寫到一個模塊(process、block)中。另一種是將狀態(tài)轉移單獨寫成一個模塊，將狀態(tài)的操作和判斷等寫到另一個模塊中(在Verilog 代碼中，相當于使用兩個“always” block)。其中較好的方式是后者。其原因 如下： 首先FSM 和其他設計一樣，最好使用同步時序方式設計，好處不再累述。而狀態(tài)機實現(xiàn)后，狀態(tài)轉移是用寄存器實現(xiàn)的，是同步時序部分。狀態(tài)的轉移條件的判斷是通過組合邏輯判斷實現(xiàn)的，之所以第二種比第一種編碼方式合理，就在于第二種編碼將同步時序和組合邏輯分別放到不同的程序塊(process，block) 中實現(xiàn)。這樣做的好處不僅僅是便于閱讀、理解、維護，更重要的是利于綜合器優(yōu)化代碼，利于用戶添加合適的時序約束條件，利于布局布線器實現(xiàn)設計。顯式的 FSM 描述方法可以描述任意的FSM(參考Verilog 第四版)P181 有限狀態(tài)機的說明。兩個 always 模塊。其中一個是時序模塊，一個為組合邏輯。時序模塊設計與書上完全一致，表示狀態(tài)轉移，可分為同步與異步復位。
標簽： 狀態(tài)
上傳時間： 2013-10-23
上傳用戶：yupw24
設計工程師通常在FPGA上實現(xiàn)FIFO(先進先出寄存器)的時候，都會使用由芯片提供商所提供的FIFO。但是，由于其通用性使得其針對性變差，某些情況下會變得不方便或者將增加硬件成本。此時，需要進行自行FIFO設計。本文提供了一種基于信元的FIFO設計方法以供設計者在適當?shù)臅r候選用。這種方法也適合于不定長包的處理。
上傳時間： 2014-01-13
上傳用戶：mengmeng444425
設計了一種基于FPGA純硬件方式實現(xiàn)方向濾波的指紋圖像增強算法。設計采用寄存器傳輸級（RTL）硬件描述語言（Verilog HDL），利用時分復用和流水線處理等技術，完成了方向濾波指紋圖像增強算法在FPGA上的實現(xiàn)。整個系統(tǒng)通過了Modelsim的仿真驗證并在Terasic公司的DE2平臺上完成了硬件測試。設計共消耗了3716個邏輯單元，最高處理速度可達92.93MHz。以50MHz頻率工作時，可在0.5s以內(nèi)完成一幅256×256指紋圖像的增強處理。
上傳時間： 2013-10-12
上傳用戶：攏共湖塘
為了實現(xiàn)軟硬件協(xié)同設計和提高仿真速度的需求，采用SystemC語言的建模方法，通過對片上網(wǎng)絡體系結構的研究，提出了一種片上網(wǎng)絡的建模方案，并對一個mesh結構完成了SystemC的建模設計。該模型可在系統(tǒng)級和寄存器傳輸級上使用同一個測試平臺，且具有仿真速度快的特點，達到了設計要求。
標簽： SystemC 片上網(wǎng)絡 建模
上傳時間： 2013-10-23
上傳用戶：ks201314
詳細介紹了DM9000A的芯片管腳功能，時序操作，寄存器設置等，是進行網(wǎng)口通信的參考設計手冊
上傳時間： 2013-11-10
上傳用戶：a67818601
介紹了W5100在現(xiàn)場可編程門陣列(FPGA)系統(tǒng)中實現(xiàn)TCP／IP網(wǎng)絡通信的方法。描述了W5100的內(nèi)部架構和寄存器設置，設計了一套基于直接總線接口模式的FPGA系統(tǒng)，系統(tǒng)主要由FPGA、WS100及網(wǎng)絡接口組成。FPGA通過狀態(tài)機狀態(tài)控制W51 00，實現(xiàn)傳輸控制協(xié)議(TCP)／互聯(lián)網(wǎng)協(xié)議(IP)。
上傳時間： 2013-11-08
上傳用戶：weiwolkt
The XPS Ethernetlite peripheral does not provide any mechanism to access the Ethernet PHYregisters. These registers are used to configure auto negotiation parameters and to obtain PHYstatus. This application note provides reference systems and associated software to accessPHY registers by connecting the serial management bus signals MDC and MDIO to GPIOswhich the software controls directly.
上傳時間： 2013-10-17
上傳用戶：JamesB
