第一章設計任務書一、設計題目：乒乓球比賽游戲機二、設計要求：1.設計一個甲、乙雙方參賽，裁判參與的乒乓球比賽游戲模擬機。2.用8個發光二極管排成一條直線，以中點為界，兩邊各代表參賽雙方的位置，其中點亮的發光二極管代表“乒乓球”的當前位置，點亮的發光二極管依次由左向右或由右向左移動。3.當球運動到某方的最后一位時，參賽者應立即按下自己一方的按鈕，即表示擊球，若擊中，則“球”向相反方向運動，若未擊中，則對方得1分。4.設置自動計分電路，雙方各用二位數碼管來顯示計分，每局10分。到達10分時產生報警信號。如上圖1所示，該電路主要由球臺驅動電路，控制電路，計數器，顯示譯碼器和LED數碼管等組成。圖中標出的各種信號的含義：CP表示球臺驅動電路和計數器的時鐘信號：S表示燈（乒乓球）移動的信號；L表示發光二極管驅動信號，由L1-L8組成；CNT表示計數器的計數脈沖信號，由CNTI，CNT2組||成；KA.KB表示開關控制的外輸入發球、擊球信號。二、總體思路描述如下：1.用兩個74LS194四位雙向移位寄存器模擬兵乓球臺，其中第一個74LS194的DL輸出端接第二個的|右移串行輸入端，這樣當兵乓球往右準備移出第一個寄存器的時候就會在時鐘脈沖的作用下被移入第二個寄存器。同樣道理，第二個74L5194的AR輸出端接第一個的左移串行輸入端。2.用D觸發器及邏輯門電路構成驅動控制電路3.用計數器、邏輯門電路和集成的4管腳的數碼管組成計分電路
上傳時間： 2022-07-02
上傳用戶：shjgzh
網上的資源，但是么有word形式。想免費分享，但必須有1積分。 FOC主要是通過對電機電流的控制實現對電機轉矩(電流)、速度、位置的控制。通常是電流作為最內環，速度是中間環，位置作為最外環。本程序是DSP2812控制永磁同步電機高精度控制代碼，根據Uref實際所在的扇區，確定Tx和Ty實際所對應的電壓矢量，就可以計算出T1，T2，T3的值；然后再根據Uref所在的扇區畫出類似圖十三的三相PWM波形，就可以確定T1，T2，T3分別對應到三相A，B，C的哪一個通道，再賦值給對應通道的捕獲比較寄存器，就完成了SVPWM算法。適合從事電機控制方面工作的研發人員作為參考學習使用。
上傳時間： 2022-07-04
上傳用戶：
CPU:MSP430系列單片機的CPU和通用微處理器基本相同，只是在設計上采用了面向控制的結構和指令系統。MSP430的內核CPU結構是按照精簡指令集和高透明的宗旨而設計的，使用的指令有硬件執行的內核指令和基于現有硬件結構的仿真指令。這樣可以提高指令執行速度和效率，增強了MSP430的實時處理能力。存儲器：存儲程序、數據以及外圍模塊的運行控制信息。有程序存儲器和數據存儲器。對程序存儲器訪問總是以字形式取得代碼，而對數據可以用字或字節方式訪問。其中MSP430各系列單片機的程序存儲器有ROM、OTP、EPROM和FLASH型。外圍模塊：經過MAB、MDB、中斷服務及請求線與CPU相連。MSP430不同系列產品所包含外圍模塊的種類及數目可能不同。它們分別是以下一些外圍模塊的組合：時鐘模塊、看門狗、定時器A、定時器B、比較器A、串口0、1、硬件乘法器、液晶驅動器、模數轉換、數模轉換、端口、基本定時器、DMA控制器等。
上傳時間： 2022-07-28
上傳用戶：slq1234567890
eeworm.com VIP專區 單片機源碼系列 19資源包含以下內容：1. 點陣模塊原理圖.pdf2. XQ-1C單片機開發板原理圖.pdf3. 點陣LED字模生成工具.rar4. 基于MSP430F5438單片機的交流電壓測量.pdf5. 點陣實物程序(16-32兩塊級聯程序).rar6. 基于51單片機的智能數據采集和電壓監控系統.doc7. 點陣實物程序仿真（左移顯示畢業設計).rar8. 16f877電壓表.rar9. 基于單片機的點陣顯示屏實驗指南.pdf10. 單片機最小系統板時鐘電路.doc11. 基于nRF24L01的無線加速度傳感器在振動監測中的應用.pdf12. 51心桃跑馬燈.rar13. pcf8563—lcd1602 按鍵修改.docx14. 基于單片機的八路數字溫度巡檢儀設計(最新).doc15. 基于單片機的遠程溫度顯示實現.pdf16. Keil_uvision_4基本使用教程.pdf17. LED顯示搖搖棒全套方案及源程序.rar18. SN8P2522數據手冊.pdf19. 利用AT89S52單片機實現GSM短信的防火報警系統設計.pdf20. 自制廉價STC89c52串口ISP下載器.pdf21. SN8P2711A中文手冊.pdf22. 單片機程序積累.docx23. 2個IO口識別6個按鍵.rar24. msp430定時器AD模塊以及其他筆記.doc25. 盛群實驗課講義.pdf26. PIC16系列單片機C程序設計與proteus仿真學習.pdf27. MC9S12XS128寄存器.doc28. 基于光電傳感器的智能車研究.pdf29. AVR例子程序和protues仿真.rar30. Kinetis應用研究.rar31. 自制電視紅外遙控器.pdf32. k150編程器.rar33. 基于單片機的出租車計價器-穩定版.rar34. 16×16點陣LED電子顯示屏的設計.doc35. led點陣右移.docx36. 基于單片機的GSM防盜系統的設計.doc37. 51單片機精確延時程序大集合.pdf38. 基于單片機的GSM短信系統.doc39. AVR代碼.rar40. 《愛上單片機》_單片機學習必備.rar41. AVR單片機概述.ppt42. 51系列單片機常用子程序.rar43. C++Primer第三版(中文版).pdf44. 單片機仿真軟件proteus V7.5 SP3中文版下載_單片機模擬仿真軟件.rar45. 單片機門禁系統.doc46. proteus7.8安裝入門教程.doc47. 課程設計匯編.docx48. pic18fxx8單片機通用同步異步收發器的接口電路和c源代碼.doc49. USBISP下載說明.pdf50. PIC16和PIC18器件的高速串行自舉程序.pdf51. 智能尋跡小車原理.pdf52. 數字時鐘protues圖和c程序.rar53. at89c51程序_51單片機LCD液晶測試.zip54. 詳細介紹PIC單片機的C語言編程.pdf55. 51單片機系統開發板原理圖.pdf56. 51單片機AD及DA工作原理及應用.ppt57. 基于單片機的雙軸光伏尋日系統設計.zip58. 51單片機鍵盤學習課件.ppt59. AT89S51實例教程.zip60. STC89C52RC單片機用戶手冊.pdf61. 宏晶STC11F系列單片機中文手冊.pdf62. LED段碼數據撿取.exe63. 單片機數據通訊典型應用(光盤內容）.rar64. STC12C5A60S2單片機各個模塊程序代碼.doc65. 項目3 基于AT89S52單片機控制步進電機.rar66. 單片機原理與應用復習.ppt67. 項目1 基于AT89S52單片機交通燈控制系統的設計.rar68. Protel 99 se軟件設計的穩壓電源.doc69. 51單片機_無線遙控應用.doc70. 紅外避障小車c語言程序.pdf71. 基于單片機的電話遙控器畢業設計pcb原理圖文件.rar72. ISD1760程序.pdf73. 基于單片機的貪吃蛇(原理圖 pcb圖 源程序 仿真文件).zip74. 模擬汽車左右轉向燈控制.doc75. 單片機原理及應用課后全答案(完整張毅剛版).doc76. LED數碼管及引腳圖資料.doc77. TX-1C單片機實驗板使用手冊V3.0.pdf78. 基于MSC51單片機交通燈控制系統的研究.pdf79. 12864字符手冊.zip80. 新概念51單片機C語言教程配套光盤內容.rar81. 基于單片機的數字時鐘系統設計.doc82. MSP430實驗箱.pdf83. 單片機應用系統(光盤內容）.rar84. Modbus CRC 校驗碼的小程序.rar85. 項目5 基于AT89S52單片機多音階電子琴的設計.rar86. 溫控器說明書.doc87. 項目4 基于AT89S52單片機人體反應速度測試儀的設計.rar88. 液晶顯示實驗.ppt89. 鍵盤顯示電路設計.doc90. 基于C51的點陣時鐘顯示仿真電路和源碼.rar91. ht46f49e:盛群單片機使用書.pdf92. 單片機開發中注意的幾個問題.docx93. 用PCA實現16位PWM.pdf94. 基于AT89C51的數字鐘(鬧鐘功能).rar95. 基于AT89c2051的俄羅斯方塊彩色顯示.rar96. 安卓手機重力感應遙控車DIY.pdf97. 51單片機與protel協同仿真插件 vdmagdi.exe98. 帶鬧鐘的數碼管時鐘.zip99. 51單片機電流電壓測量知識.zip100. 飛思卡爾HCS08/HCS12系列MCU編程調試器的設計與實現.pdf
上傳時間： 2013-05-15
上傳用戶：eeworm
雙向DC/DC變換器（Bi-directionalDC/DCconverters）是能夠根據需要調節能量雙向傳輸的直流/直流變換器。隨著科技的發展，雙向DC/DC變換器的應用需求越來越多，正逐步應用到無軌電車、地鐵、列車、電動車等直流電機驅動系統，直流不間斷電源系統，航天電源等場合。一方面，雙向DC/DC變換器為這些系統提供能量，另一方面，又使可回收能量反向給供電端充電，從而節約能量。 大多數雙向DC/DC變換器采用復雜的輔助網絡來實現軟開關技術，本文所研究的Buck/Boost雙向的DC/DC變換器從拓撲上解決器件軟開關的問題；由于Buck/Boost雙向DC/DC變換器的電流紋波較大，這會帶來嚴重的電磁干擾，本文結合Buck/Boost雙向DC/DC變換器拓撲與磁耦合技術使電感電流紋波減小；由于在同一頻率下不同負載時電流紋波不同，本文在控制時根據負載改變PWM頻率，從而使輕載時的電流紋波均較小。 本文所研究的雙向DC/DC變換器采用DSP處理器進行控制，其原因在于：目前沒有專門用于控制該Buck/Boost雙向DC/DC變換器的控制芯片，而DSP具有多路的高分辨率PWM，通過對DSP寄存器的配置可以實現Buck/Boost雙向DC/DC變換器的控制PWM；DSP具有多路高速的A/D轉換接口，并可以通過配合PWM完成對反饋采樣，具備一定的濾波功能。 本文所研究的數字雙向DC/DC變換器實現了在Buck模式下功率MOSFET的零電壓開通及零電壓關斷，電感電流的交迭使其電感輸出端電流紋波明顯變小，輕載時PWM頻率的提升也使得電流紋波變小。
上傳時間： 2013-06-08
上傳用戶：cy_ewhat
一本很好的匯編語言教程，跟大家一起分享 課程介紹 第1章 預備知識 1.1 匯編語言的由來及其特點 1 機器語言 2 匯編語言 3 匯編程序 4 匯編語言的主要特點 5 匯編語言的使用領域 1.2 數據的表示和類型 1 數值數據的表示 2 非數值數據的表示 3 基本的數據類型 1.3 習題 第2章 CPU資源和存儲器 2.1 寄存器組 1 寄存器組 2 通用寄存器的作用 3 專用寄存器的作用 2.2 存儲器的管理模式 1 16位微機的內存管理模式 2 32位微機的內存管理模式 2.3 習題 第3章 操作數的尋址方式 3.1 立即尋址方式 3.2 寄存器尋址方式 3.3 直接尋址方式 3.4 寄存器間接尋址方式 3.5 寄存器相對尋址方式 3.6 基址加變址尋址方式 3.7 相對基址加變址尋址方式 3.8 32位地址的尋址方式 3.9 操作數尋址方式的小結 3.10 習題 第4章 標識符和表達式 4.1 標識符 4.2 簡單內存變量的定義 1 內存變量定義的一般形式 2 字節變量 3 字變量 4 雙字變量 5 六字節變量 6 八字節變量 7 十字節變量 4.3 調整偏移量偽指令 1 偶對齊偽指令 2 對齊偽指令 3 調整偏移量偽指令 4 偏移量計數器的值 4.4 復合內存變量的定義 1 重復說明符 2 結構類型的定義 3 聯合類型的定義 4 記錄類型的定義 5 數據類型的自定義 4.5 標號 4.6 內存變量和標號的屬性 1 段屬性操作符 2 偏移量屬性操作符 3 類型屬性操作符 4 長度屬性操作符 5 容量屬性操作符 6 強制屬性操作符 7 存儲單元別名操作符 4.7 表達式 1 進制偽指令 2 數值表達式 3 地址表達式 4.8 符號定義語句 1 等價語句 2 等號語句 3 符號名定義語句 4.9 習題 第5章 微機CPU的指令系統 5.1 匯編語言指令格式 1 指令格式 2 了解指令的幾個方面 5.2 指令系統 1 數據傳送指令 2 標志位操作指令 3 算術運算指令 4 邏輯運算指令 5 移位操作指令 6 位操作指令 7 比較運算指令 8 循環指令 9 轉移指令 10 條件設置字節指令 11 字符串操作指令 12 ASCII-BCD碼調整指令 13 處理器指令 5.3 習題 第6章 程序的基本結構 6.1 程序的基本組成 1 段的定義 2 段寄存器的說明語句 3 堆棧段的說明 4 源程序的結構 6.2 程序的基本結構 1 順序結構 2 分支結構 3 循環結構 6.3 段的基本屬性 1 對齊類型 2 組合類型 3 類別 4 段組 6.4 簡化的段定義 1 存儲模型說明偽指令 2 簡化段定義偽指令 3 簡化段段名的引用 6.5 源程序的輔助說明偽指令 1 模塊名定義偽指令 2 頁面定義偽指令 3 標題定義偽指令 4 子標題定義偽指令 6.6 習題 第7章 子程序和庫 7.1 子程序的定義 7.2 子程序的調用和返回指令 1 調用指令 2 返回指令 7.3 子程序的參數傳遞 1 寄存器傳遞參數 2 存儲單元傳遞參數 3 堆棧傳遞參數 7.4 寄存器的保護與恢復 7.5 子程序的完全定義 1 子程序完全定義格式 2 子程序的位距 3 子程序的語言類型 4 子程序的可見性 5 子程序的起始和結束操作 6 寄存器的保護和恢復 7 子程序的參數傳遞 8 子程序的原型說明 9 子程序的調用偽指令 10 局部變量的定義 7.6 子程序庫 1 建立庫文件命令 2 建立庫文件舉例 3 庫文件的應用 4 庫文件的好處 7.7 習題 第8章 輸入輸出和中斷 8.1 輸入輸出的基本概念 1 I/O端口地址 2 I/O指令 8.2 中斷 1 中斷的基本概念 2 中斷指令 3 中斷返回指令 4 中斷和子程序 8.3 中斷的分類 1 鍵盤輸入的中斷功能 2 屏幕顯示的中斷功能 3 打印輸出的中斷功能 4 串行通信口的中斷功能 5 鼠標的中斷功能 6 目錄和文件的中斷功能 7 內存管理的中斷功能 8 讀取和設置中斷向量 8.4 習題 第9章 宏 9.1 宏的定義和引用 1 宏的定義 2 宏的引用 3 宏的參數傳遞方式 4 宏的嵌套定義 5 宏與子程序的區別 9.2 宏參數的特殊運算符 1 連接運算符 2 字符串整體傳遞運算符 3 字符轉義運算符 4 計算表達式運算符 9.3 與宏有關的偽指令 1 局部標號偽指令 2 取消宏定義偽指令 3 中止宏擴展偽指令 9.4 重復匯編偽指令 1 偽指令REPT 2 偽指令IRP 3 偽指令IRPC 9.5 條件匯編偽指令 1 條件匯編偽指令的功能 2 條件匯編偽指令的舉例 9.6 宏的擴充 1 宏定義形式 2 重復偽指令REPEAT 3 循環偽指令WHILE 4 循環偽指令FOR 5 循環偽指令FORC 6 轉移偽指令GOTO 7 宏擴充的舉例 8 系統定義的宏 9.7 習題 第10章 應用程序的設計 10.1 字符串的處理程序 10.2 數據的分類統計程序 10.3 數據轉換程序 10.4 文件操作程序 10.5 動態數據的編程 10.6 COM文件的編程 10.7 駐留程序 10.8 程序段前綴及其應用 1 程序段前綴的字段含義 2 程序段前綴的應用 10.9 習題 第11章 數值運算協處理器 11.1 協處理器的數據格式 1 有符號整數 2 BCD碼數據 3 浮點數 11.2 協處理器的結構 11.3 協處理器的指令系統 1 操作符的命名規則 2 數據傳送指令 3 數學運算指令 4 比較運算指令 5 超越函數運算指令 6 常數操作指令 7 協處理器控制指令 11.4 協處理器的編程舉例 11.5 習題 第12章 匯編語言和C語言 12.1 匯編語言的嵌入 12.2 C語言程序的匯編輸出 12.3 一個具體的例子 12.4 習題 附錄
上傳時間： 2013-07-05
上傳用戶：hw1688888
通用異步收發器(Universal Asynchronous Receiver Transmitter，UART)是一種能同時支持短距離和長距離數據傳輸的串行通信接口，被廣泛應用于微機和外設之間的數據交換。像8251、NS8250、NS16550等都是常用的UART芯片，但是這些專用的串行接口芯片的缺點是數據傳輸速率比較慢，難以滿足高速率數據傳輸的場合，而更重要的就是它們都具有不可移植性，因此要利用這些芯片來實現PC機和FPGA芯片之間的通信，勢必會增加接口連線的復雜程度以及降低整個系統的穩定性和有效性。 本課題就是針對UART的特點以及FPGA設計具有可移植性的優勢，提出了一種基于FPGA芯片的嵌入式UART設計方法，其中主要包括狀態機的描述形式以及自頂向下的設計方法，利用硬件描述語言來編制UART的各個子功能模塊以及頂層模塊，之后將其集成到FPGA芯片的內部，這樣不僅能解決傳統UART芯片的缺點而且同時也使整個系統變得更加具有緊湊性以及可靠性。 本課題所設計的LIART支持標準的RS-232C傳輸協議，主要設計有發送模塊、接收模塊、線路控制與中斷仲裁模塊、Modem控制模塊以及兩個獨立的數據緩沖區FIFO模塊。該模塊具有可變的波特率、數據幀長度以及奇偶校驗方式，還有多種中斷源、中斷優先級、較強的抗干擾數據接收能力以及芯片內部自診斷的能力，模塊內分開的接收和發送數據緩沖寄存器能實現全雙工通信。除此之外最重要的是利用IP模塊復用技術設計數據緩沖區FIFO，采用兩種可選擇的數據緩沖模式。這樣既可以應用于高速的數據傳輸環境，也能適合低速的數據傳輸場合，因此可以達到資源利用的最大化。 在具體的設計過程中，利用Synplify Pro綜合工具、ModelSim仿真工具、ISE集成的軟件開發環境中對各個功能模塊進行綜合優化、仿真驗證以及下載實現。各項數據結果表明，本課題中所設計的UART滿足預期設計目標。
上傳時間： 2013-08-02
上傳用戶：rocketrevenge
在現代電子系統中，數字化已經成為發展的必然趨勢，接收機數字化是電子系統數字化中的一項重要內容，對數字化接收機的研究具有重要的意義。隨著數字化理論和微電子技術的迅速發展，高速的中頻數字化接收機的實現已經成為可能。本文研究了一種基于FPGA的軟件無線電數字接收平臺的設計，并著重研究了其中數字中頻處理單元的設計和實現。FPGA器件具有設計靈活、開發周期短和開發成本低等優點，所以廣泛應用于各種通信系統中。相比于傳統的DSP串行結構，FPGA能夠進行流水線性設計，對數據進行并行處理，所以FPGA在進行數據量大，要求實時處理的系統設計時有很大的優勢。 本文首先首先分析了軟件無線電當前的發展趨勢及技術現狀，針對存在的處理速度跟不上的DSP瓶頸問題，提出了中頻軟件無線電的FPGA實現方案。本文以FPGA實現為重點，在深入分析軟件無線電相關理論的基礎上，著重研究和完成了中頻軟件無線電數字接收平臺兩大模塊的FPGA實現：數字下變頻相關模塊和數字調制解調模塊。其中，在深入研究數字下變頻實現結構的基礎上，首先對數字下變頻模塊的數控振蕩器(NCO)采用了直接頻率合成技術(DDS)實現，其頻率分辨率高，靈活，易于實現；高效抽取濾波器組由積分梳狀濾波器(CIC)，半帶濾波器(HB)，FIR濾波器組成。對積分梳狀濾波器(CIC)本文采用了Hogenaur“剪除”理論對內部寄存器的位寬進行改進，極大地節約了資源，提高了運行速率。對FIR濾波器和半帶濾波器采用了(DA)分布式算法，它的運行速度只與數據的寬度有關，只有加減法運算和二進制除法，既縮減了系統資源又大大節省了運算時間，實現了高效的實時處理。對數字調制解調模塊，重點研究和完成了2ASK和2FSK的調制解調的FPGA實現，模塊有很好的通用性，能方便地移植到其它的系統中。在文章的最后還對整個系統進行了Matlab仿真，驗證了系統設計思想的正確性。在系統各個關鍵模塊的設計過程中，都是先依據一定的設計指標進行verilog編程，然后再在Quartus軟件中編譯，時序仿真測試，并與Matlab仿真結果進行對比，驗證設計的正確性。
上傳時間： 2013-05-18
上傳用戶：450976175
隨著信息時代的到來，用戶對數據保護和傳輸可靠性的要求也在不斷提高。由于信道衰落，信號經信道傳輸后，到達接收端不可避免地會受到干擾而出現信號失真。因此需要采用差錯控制技術來檢測和糾正由信道失真引起的信息傳輸錯誤。RS（Reed—Solomon）碼是差錯控制領域中一類重要的線性分組碼，由于它編解碼結構相對固定，性能強，不但可以糾正隨機差錯，而且對突發錯誤的糾錯能力也很強，被廣泛應用在數字通信、數據存儲系統中，以滿足對數據傳輸通道可靠性的要求。因此設計一款高性能的RS編解碼器不但具有很大的應用意義，而且具有相當大的經濟價值。 本文首先介紹了線形分組碼及其子碼循環碼、BCH碼的基礎理論知識，重點介紹了BCH碼的重要分支RS碼的常用編解碼算法。由于其算法在有限域上進行，接著介紹了有限域的有關理論。基于RS碼傳統的單倍結構，本文提出了一種八倍并行編碼及九倍并行解碼方案，并用Verilog HDL語言實現。其中編碼器基于傳統的線性反饋移位寄存器除法電路并進行八倍并行擴展，譯碼器關鍵方程求解模塊基于修正的歐幾里德算法設計了一種便于硬件實現的脈動關鍵方程求解結構，其他模塊均采用九倍并行實現。由于進行了超前運算、流水線及并行處理，使編解碼的數據吞吐量大為提高，同時延時更小。 本論文設計了C++仿真平臺，并與HDL代碼結果進行了對比驗證。Verilog HDL代碼經過modelsim仿真驗證，并在ALTERA STRATIX3 EP3SL15OF1152C2 FPGA上進行綜合驗證以及靜態時序分析，綜合軟件為QUATURSⅡ V8．0。驗證及測試表明，本設計在滿足編解碼基本功能的基礎上，能夠實現數據的高吞吐量和低延時傳輸，達到性能指標要求。本論文在基于FPGA的RS（255，223）編解碼器的高速并行實現方面的研究成果，具有通用性、可移植性，有一定的理論及經濟價值。
上傳時間： 2013-04-24
上傳用戶：思琦琦
MP3音樂是目前最為流行的音樂格式，因其音質、復雜度與壓縮比的完美折中，占據著廣闊的市場，不僅在互聯網上廣為流傳，而且在便攜式設備領域深受人們喜愛。本文以MPEG-1的MP3音頻解碼器為研究對象，在實時性、面積等約束條件下，研究MP3解碼電路的設計方法，實現FPGA原型芯片，研究MP3原型芯片的驗證方法。 論文的主要貢獻如下： (1)使用算法融合方法合并MP3解碼過程的相關步驟，以減少緩沖區存儲單元的容量和訪存次數。如把重排序步驟融合到反量化模塊，可以減少一半的讀寫RAM操作；把IMDCT模塊內部的三個算法步驟融合在一起進行設計，可以省去存儲中間計算結果的緩存區單元。 (2)反量化、立體聲處理等模塊中，采用流水線設計技術，設置寄存器把較長的組合邏輯路徑隔開，提高了電路的性能和可靠性；使用連續訪問公共緩存技術，合理規劃各計算子模塊的工作時序，將數據計算的時間隱藏在訪存過程中；充分利用頻率線的零值區特性，有效地減少數據計算量，加快了數據處理的速度。 (3)設計了MP3硬件解碼器的FPGA原型芯片。采用Verilog HDL硬件描述語言設計RTL級電路，完成功能仿真，以Altera公司Stratix II系列的EP2S180 FPGA開發板為平臺，實現MP3解碼器的FPGA原型芯片。MP3硬件解碼器在Stratix II EP2S180器件內的資源利用率約為5％，其中組合邏輯查找表ALUT為7189個，寄存器共有4024個，系統頻率可達69.6MHz，充分滿足了MP3解碼過程的實時性要求。實驗結果表明，MP3音頻解碼FPGA原型芯片可正常播放聲音，解碼音質良好。
上傳時間： 2013-07-01
上傳用戶：xymbian
