內(nèi)含fulladder結(jié)構(gòu)檔,電路檔,測試檔(testbench)以及執(zhí)行檔(.do)
標(biāo)簽： fulladder testbench do
上傳時(shí)間： 2016-11-25
上傳用戶：wxhwjf
JNDI的配置 連接池編寫的幾個(gè)步驟 很不錯(cuò)的方式
標(biāo)簽： JNDI 連接 編寫 方式
上傳時(shí)間： 2016-11-26
上傳用戶：愛死愛死
本電子檔為 verilog cookbook,包含了通訊,影像,DSP等重要常用之verilog編碼,可作為工程師與初學(xué)者的參考手冊
標(biāo)簽： verilog cookbook DSP 工程
上傳時(shí)間： 2013-12-19
上傳用戶：wpt
這是一本可以輕鬆於10小時(shí)內(nèi)學(xué)習(xí)C語言的電子書籍
標(biāo)簽：
上傳時(shí)間： 2016-12-03
上傳用戶：410805624
java編寫的數(shù)據(jù)庫連接池的源代碼。包含有連接池的源碼。
標(biāo)簽： java 連接 編寫 數(shù)據(jù)庫
上傳時(shí)間： 2016-12-06
上傳用戶：windwolf2000
數(shù)據(jù)庫連接池的JAVA代碼實(shí)現(xiàn),超完美版
標(biāo)簽： JAVA 數(shù)據(jù)庫 代碼 連接
上傳用戶：stvnash
S3C44B0-ARM應(yīng)用板(電路+PCB+程序).rar
標(biāo)簽： ARM PCB 44
上傳時(shí)間： 2013-12-27
上傳用戶：cuiyashuo
自己寫的數(shù)據(jù)庫連接池，代碼精簡，性能比較高，廣泛應(yīng)用與產(chǎn)生系統(tǒng)中。
標(biāo)簽： 數(shù)據(jù)庫 連接
上傳時(shí)間： 2013-12-24
上傳用戶：hullow
本文提出了一組可以用來動(dòng)態(tài)創(chuàng)建UI的類。該代碼是集中于一個(gè)空閑池使用管理器的CWnd繼承控件，該管理器可以幫助我們減少在特定UI場景中GDI資源的使用。為了在運(yùn)行中演示這些類，我已經(jīng)在此提供了一個(gè)MDI應(yīng)用示例，它只是讓你來打開XML文件。每個(gè)XML文件為單個(gè)MDI子窗體定義了布局和UI控件屬性。盡管代碼是用VC6寫的，示例項(xiàng)目也可以被轉(zhuǎn)換為VS 2003 和VS 2005項(xiàng)目。
標(biāo)簽： CWnd 動(dòng)態(tài) 代碼 管理器
上傳時(shí)間： 2014-01-07
上傳用戶：refent
利用FFT進(jìn)行心電訊號除噪並截取R波特徵點(diǎn)
標(biāo)簽： FFT R波
上傳時(shí)間： 2016-12-25
上傳用戶：alan-ee
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
