<rt id="6yaiy"></rt> 論文的工作是基于“流媒體網絡廣播系統”項目。在調研和消化多套國內外相關實驗平臺系統的基礎上，研究開發了基于ARM9處理器和嵌入式Linux操作系統的多功能實時計算機處理系統，并且根據實際需要構建了此系統的軟硬件平臺。流媒體網絡廣播系統是當前IT領域比較熱門的前沿技術，正是因為這前沿技術使得實際構建出的系統功能強大、體積小、成本低、具有相當強的可擴展性，完全能夠取代當前傳統廣播系統中廣泛采用的模擬信號傳輸方式，同時也更好解決了以往這種結構帶來的價格昂貴、體積龐大、系統利用率低等諸多劣勢。 本文設計開發了基于AMR-Linux的流媒體網絡廣播平臺，該系統基于SamsLlmgS3C2410處理器，采用嵌入式ARM-Linux操作系統，通過HTTP協議傳輸流媒體，利用MP3標準實現對音頻的解碼，從而支持流媒體網絡廣播功能。本論文設計了系統的軟件部分，包括底層軟件BootLoader、ARM-Linux操作系統、根文件系統、網卡的驅動程序等并提出了下一步工作的建議和設想。 基于ARM-Linux系統的軟件設計方法是本論文的重點和難點，也是論文的核心內容。流媒體網絡廣播系統已經經過測試，實際的應用效果表明該系統是可行的也是可靠的，同傳統的廣播系統相比，體現出了明顯的優勢。
上傳時間： 2013-05-29
上傳用戶：zhenyushaw
當今嵌入式技術的發展突飛猛進，嵌入式系統在很多產業中得到廣泛應用并逐步改變著這些產業。嵌入式技術的發展同樣也影響到了數控技術的發展。論文綜述了當前開放式數控系統國內外發展現狀，并分析了幾種主流開放式數控系統體系結構的優缺點，進而提出了利用ARM處理器和Windows CE操作系統開發一個基于ARM-WinCE嵌入式數控系統的原型系統的想法。 論文論述了如何構建ARM-WinCE數控系統基于S3C2410開發板的硬件平Z口-x和基于Windows CE．Net的軟件平臺；在ARM微處理器上構建了基于Windows CE的數控操作系統內核，并利用VIVI Boot Loader把定制的映像加載到S3C2410開發板中去。 本文重點針對ARM處理器芯片，利用流接口驅動程序結構實現了藍牙串口驅動程序的開發，實現了ARM-WinCE數控系統中機床控制器和移動控制器的藍牙通信；研究了如何利用S3C2410處理器的PWM定時器和Windows CE的中斷機制進行數控系統的實時控制。
標簽： ARMWindowsCE 嵌入式 數控系統
上傳時間： 2013-04-24
上傳用戶：klin3139
電路分析是每個硬件工程師必備手段，如何分析好電路才能設計出更好的電路
標簽： 電路分析基礎
上傳時間： 2013-04-24
上傳用戶：dianxin61
開關磁阻電機是電機技術與現代電力電子技術、微機控制技術相結合的產物，既具有結構簡單堅固、成本低、容錯能力強，耐高溫等優點，又在高度發展的電力電子和微機控制技術的支持下獲得了良好的可控性能，目前己經在多個工業部門得到應用。因此，開關磁阻電機在驅動調速領域有著良好的發展前景。本論文在對前人成果的廣泛了解和研究基礎上，以philip公司生產的LPC2101為主控芯片，充分利用其高速運算能力和面向電機控制的高效控制能力，設計并制作了SRM控制器與系統軟件。本文以開關磁阻電機的調速控制策略及其控制實現方法為主要研究內容，對開關磁阻電機的數學模型、功率變換器技術、控制策略、控制方案的實現進行了全面深入的研究。 全文的研究工作分為五個部分，第一部分介紹了開關磁阻電機調速系統的構成及基本工作原理，綜述了開關磁阻電機的國內外發展現狀、特點及研究動向，總結了開關磁阻電機系統存在的技術問題，提出了本文的研究目的和主要研究內容。 第二部分引用并討論了SR電動機的基本數學模型和準線性數學模型，然后基于此重點分析了與電動機運行特性密切相關的相電流波形與轉子角位移的函數關系，最后根據課題所關心的控制系統設計，在理論分析的基礎上提出了SR電動機控制方案并進行了原理性分析，對SR電動機各個運行階段的特點進行分析并初步提出控制方案。 第三部分對SR電動機調速系統的硬件設計進行了詳細說明，主要包括以LPC2101為核心的控制系統的研究與設計，根據SR電機的控制特點，盡可能地開發了LPC2101的硬件資源和軟件資源，使控制系統具有很高的控制精度和靈活性，然后對功率變換器進行了設計和制作，分析了各種主電路形式的優缺點，采用了新型IGBT功率管作為主開關元器件，使功率變換器結構得到簡化，設計了IGBT的功率驅動電路，并專門設計了電壓鉗位電路和諸如過壓、過流保護等保護單元，保證了整個系統安全可靠地運行，然后分析了SR電動機控制系統位置傳感器檢測電路設計、電流及電壓斬波電路設計、電流檢測及保護電路設計等。 第四部分主要介紹了系統的總體控制思想，分析了各個運行階段的控制策略，對控制策略的軟件實現進行了設計，并給出了軟件實現的具體流程圖，直觀地體現了軟件編程思想。最后，對系統進行了實驗研究及分析。目前，該控制系統已調試完畢，基本實現預期功能。 本文對以ARM為控制核心的開關磁阻電動機控制系統進行了研究，得出了基于有位置傳感器檢測的控制方案。針對SR電機的控制特點，充分利用了ARM的硬件資源，采用PID數字調節，發出相通斷信號和PWM信號，并和電流、電壓等保護信號相結合，實現對主功率元件的通斷控制。并且設計了相應的外圍硬件檢測、保護、控制及人機接口電路，使控制系統結構緊湊，可靠性高；系統的控制軟件設計，采用模塊化的程序設計方法，增強了系統的可讀性及可維護性，實現了一種電壓斬波和電流斬波控制相結合的控制方式;結合系統的硬件設計，開發了相應的軟件模塊，使系統具有完善的保護和控制性能。 本系統經過試驗，調速范圍可達100～2000轉/分，效率較高，性能優良，驗證了控制思想和控制方法的正確性。
上傳時間： 2013-04-24
上傳用戶：獨孤求源
分析了大功率逆變電源IGBT關斷時產生電壓尖峰的機理,并對影響電壓尖峰的主要因素進行了分 析。通過應用疊層復合母排可以降低主電路母線的分布電感,設計合理的吸收電路能夠改善開關器件的開關軌跡, 抑制尖峰電壓,使開關器件運行在可靠的工作范圍內。仿真結果驗證了吸收電路的有效性。
上傳時間： 2013-05-25
上傳用戶：pwcsoft
小波分析經典，注重小波分析的基本理論。將一位小波理論和高維小波理論放在一起并行介紹。
上傳時間： 2013-04-24
上傳用戶：duoshen1989
H.264作為新一代視頻編碼標準，相比上一代視頻編碼標準MPEG2，在相同畫質下，平均節約64﹪的碼流。該標準僅設定了碼流的語法結構和解碼器結構，實現靈活性極大，其規定了三個檔次，每個檔次支持一組特定的編碼功能，并支持一類特定的應用，因此。H.264的編碼器的設計可以根據需求的不同而不同。 H.264雖然具有優異的壓縮性能，但是其復雜度卻比一般編碼器高的多。本文對H.264進行了編碼復雜度分析，并統計了整個軟件編碼中計算量的分布。H.264中采用了率失真優化算法，提高了幀內預測編碼的效率。在該算法下進行幀內預測時，為了得到一個宏塊的預測模式，需要進行592次率失真代價計算。因此為了降低幀內預測模式選擇的計算復雜度，本文改進了幀內預測模式選擇算法。實踐證明，在PSNR值的損失可以忽略不計的情況下，該算法相比原算法，幀內編碼時間平均節約60﹪以上，對編碼的實時性有較大幫助。 為了實現實時編碼，考慮到FPGA的高效運算速度和使用靈活性，本文還研究了H.264編碼器基本檔次的FPGA實現。首先研究了H.264編碼器硬件實現架構，并對影響編碼速度，且具有硬件實現優越性的幾個重要部分進行了算法研究和FPGA.實現。本文主要研究了H.264編碼器中整數DCT變換、量化、Zig-Zag掃描、CAVLC編碼以及反量化、逆整數DCT變換等部分。分別對這些模塊進行了綜合和時序仿真，并將驗證后通過的系統模塊下載到Xilinx virtex-Ⅱ Pro的FPGA中，進行了在線測試，驗證了該系統對輸入的殘差數據實時壓縮編碼的功能。 本文對H.264編碼器幀內預測模式選擇算法的改進，算法實現簡單，對軟件編碼的實時性有很大幫助。本文對在單片FPGA上實現H.264編碼器做出了探索性嘗試，這對H.264編碼器芯片的設計有著積極的借鑒性。
上傳時間： 2013-05-25
上傳用戶：refent
隨著科學技術的發展與公共安全保障需求的提高，視頻監控系統在工業生產、日常生活、警備與軍事方面的應用越來越廣泛。采用基于 FPGA 的SOPC技術、H．264壓縮編碼技術和網絡傳輸控制技術實現網絡視頻監控系統，在穩定性、功能、成本與擴展性等方面都有著突出的優勢，具有重要的學術意義與實用意義， 本課題所設計的網絡視頻監控系統由以Nios Ⅱ為核心的嵌入式圖像服務器、相關網絡設備與若干PC機客戶端組成。嵌入式圖像服務器實時采集圖像，采用H．264 編碼算法進行壓縮，并持續監聽網絡。PC機客戶端可通過網絡對服務器進行遠程訪問，接收編碼數據，使用H．264解碼算法重建圖像并實時顯示，使監控人員有效地掌握現場情況， 在嵌入式圖像服務器設計階段，本文首先進行了芯片選型與開發平臺選擇。然后構建圖像采集子系統，采用雙緩存乒乓交換的方法設計圖像采集用戶自定義模塊。接著設計雙Nios Ⅱ架構的SOPC系統，闡述了雙軟核設計中定制連接、內存芯片共享、數據搬移、通信與互斥的解決方法。同時完成了網絡服務器的設計，采用μC/OS-Ⅱ進行多任務的管理與調度， H．264視頻壓縮編解碼算法設計與實現是本文的重點。文中首先分析H．264．標準，規劃編解碼器結構。接著設計了16×16幀內預測算法，并設計宏塊掃描方式，采用兩次判決策略進行預測模式選擇。然后設計4×4子塊掃描方式，編寫整數變換與量化算法程序。熵編碼采用Exp-Golomb編碼與CAVLC相結合的方案，針對除拖尾系數之外的非零系數值編碼子算法，實現了一種基于表示范圍判別的編碼方法。最后設計了網絡傳輸的碼流組成格式，并針對編碼算法設計相應解碼算法。使用VC++完成算法驗證，并進行測試，觀察不同參數下壓縮率與失真度的變化。 算法驗證完成后，本文進行了PC機客戶端設計，使其具有遠程訪問、H．264解碼與實時顯示的功能。同時將H．264 編碼算法程序移植到NiosⅡ中，并將嵌入式圖像服務器與若干客戶端接入網絡進行聯合調試，構建完整的網絡視頻監控系統， 實驗結果表明，本系統視頻壓縮率高，監控圖像質量良好，充分證明了系統軟硬件與圖像編解碼算法設計成功。本系統具有成本低、擴展性好及適用范圍廣等優點，發展前景十分廣闊。
上傳時間： 2013-08-03
上傳用戶：88mao
JPEG2000是新一代的靜態圖像壓縮標準，它相比JPEG有很多新的特性，如漸進傳輸和感興趣區域編碼等，因而它具有廣闊的應用前景，特別是在數碼相機、PDA等便攜式設備中。 JPEG2000的核心主要包括小波變換和基于最優化截斷點的嵌入式塊編碼(EBCOT)算法，其計算復雜度遠遠高于JPEG，完全采用軟件方案實現將會占用大量的處理器時間和內存開銷，而且速度較慢，實時處理的能力較差。為了推廣JPEG2000在便攜式產品、消費類電子產品中的應用，打開巨大的潛在市場，研究硬件實現的算法實時處理方案具有重要的應用價值。 EBCOT算法是一個兩層的編碼引擎，其中的上下文編碼的運算量約占到總運算量的50％，是提高編碼速度的關鍵算法之一。由于上下文編碼大部分都是邏輯運算，沒有復雜的數學運算，但邏輯控制流程復雜繁瑣，對存儲器訪問頻繁，采用DSP或者其他的通用處理器通過指令控制實現該算法，未能顯著提高編碼速度。本文采用FPGA芯片，以電路邏輯的方式來實現該算法并進行優化，在研究和分析了上下文編碼算法運算特點的基礎上，設計了列判斷和交錯存儲相結合的硬件實現方案，并采用硬件描述語言Verilog在寄存器傳輸級描述了相應的硬件電路。通過功能仿真和邏輯綜合后，所獲得的上下文編碼模塊最大時鐘頻率為101MHz，且能在130ms內完成對一幅512×512灰度圖像的編碼，性能比Jasper軟件中的實現方案提高了75％。 JPEG2000的一個重要特性是其具有漸進傳輸的能力，而碼流組織是獲得漸進傳輸特性的技術關鍵。碼流組織通過在輸出碼流中安排數據包的先后順序來實現漸進傳輸的目的。本文對JPEG2000中實現漸進傳輸的機制進行了分析，并研究了碼流組織的算法實現。 為了對JPEG2000算法實現進行驗證，本文設計了基于FPGA和ARM的驗證實驗平臺，其中FPGA主要完成算法中運算量較大的小波變換、上下文編碼和算術編碼，而ARM處理器則完成碼流組織、數據打包以及和PC機的通信。本文在該平臺上對所設計的上下文編碼算法和碼流組織模塊的設計進行了驗證，實驗結果表明本文設計的算法模塊功能正確，并在一定程度上提高了編碼速度。
上傳時間： 2013-04-24
上傳用戶：獨孤求源
該文針對復雜信號實時處理的困難,提出了采用FPGA來實現信號處理的方法,并根據系統需要設計了一個嵌入式實驗平臺.根據FPGA實現信號處理的關鍵點:設計合理的FPGA結構,體現算法的并行性和流水性,論文著重分析了用FPGA實現陣列結構處理的具體方法和實現過程.論文從分析算法的并行度入手,提出用相關圖方法直觀反映算法的相關性,在此基礎上設計了算法的信號流圖結構和脈動陣列結構.并針對典型信號處理算法(矩陣運算、卷積運算)進行了并行度分析,相關圖設計和從相關圖導出脈動陣列結構的研究.同時針對FPGA特點,提出了采用CORDIC結構來設計通用運算單元,給出其流水實現的結構,結合脈動陣列結構提高了矩陣運算性能.最后設計一個以32位CPU為核心的實驗平臺,編寫了啟動程序和診斷程序.
上傳時間： 2013-04-24
上傳用戶：1427796291
