亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

硬盤鎖

  • BusHound.rar

    BusHound軟件是由美國perisoft公司研制的一種專用于PC機各種總線數(shù)據(jù)包監(jiān)視和控制的開發(fā)工具軟件,其名“hound”的中文意思為“獵犬”,即指其能敏銳地感知到總線的絲毫變化。 Bus Hound是一個超級軟件總線協(xié)議分析器,用于捕捉來自設備的協(xié)議包和輸入輸出操作,其優(yōu)良特性如下: 支持所有版本的IDE,SCSI,USB,1394總線 支持各類設備如硬盤庫,DVD,鼠標,掃描儀,網(wǎng)絡照相機等 捕捉數(shù)據(jù)的總量僅受機器內(nèi)存限制 可以設置觸發(fā)信號自動停止捕獲操作 測試讀取,同步等設備性能

    標簽: BusHound

    上傳時間: 2013-06-14

    上傳用戶:康郎

  • USB總線監(jiān)視工具.rar

    是一個超級軟件總線協(xié)議分析器,用于捕捉來自設備的協(xié)議包和輸入輸出操作,其優(yōu)良特性如下: 支持所有版本的IDE,SCSI,USB,1394總線 支持各類設備如硬盤庫,DVD,鼠標,掃描儀,網(wǎng)絡照相機等 支持Windows9X,WindowsMe

    標簽: USB 總線 監(jiān)視

    上傳時間: 2013-04-24

    上傳用戶:huangzr5

  • 基于FPGA的直擴調(diào)制解調(diào)器

    擴頻通信系統(tǒng)與常規(guī)的通信系統(tǒng)相比,具有很強的抗窄帶干擾,抗多徑干擾,抗人為干擾的能力,并具有信息隱蔽、多址保密通信等優(yōu)點。在近年來得到了迅速的發(fā)展。本論文主要討論和實現(xiàn)了基于FPGA的直接序列擴頻信號的解擴解調(diào)處理。論文對該直擴通信系統(tǒng)和FPGA設計方法進行了相關研究,最后用Altera公司的最新的FPGA開發(fā)平臺Quarus Ⅱ5.0實現(xiàn)了相關設計。 整個系統(tǒng)分為兩個部分,發(fā)送部分和接收部分。發(fā)送部分主要有串并轉換、差分卷積編碼、PN碼擴頻、QPSK調(diào)制、成型濾波等模塊。接收部分主要有前端抗干擾、數(shù)字下變頻、解擴解調(diào)等模塊。 論文首先介紹了擴頻通信系統(tǒng)的特點以及相關技術的國內(nèi)外發(fā)展現(xiàn)狀,并介紹了本論文的研究思路和內(nèi)容。 然后,論文分析了幾種常用的窄帶干擾抑制、載波同步及PN碼同步算法,結合實際需要,設計了一種零中頻DSSS解調(diào)解擴方案。給出了抗窄帶干擾、PN碼捕獲及跟蹤以及載波同步的算法分析,采用了基于數(shù)字外差調(diào)制的自適應陷波器來進行前端窄帶干擾抑制處理,用基于自適應門限技術的滑動相關捕獲和分時復用單相關器跟蹤來改善PN碼同步的性能,用基于硬判決的COSTAS(科斯塔斯)環(huán)來減少載波提取的算法復雜度,用改進型CORDIC算法實現(xiàn)NCO來方便的進行擴展。 接著,論文給出了系統(tǒng)總體設計和發(fā)送及接受子系統(tǒng)的各個功能模塊的實現(xiàn)分析以及在Quartus Ⅱ5.0上的實現(xiàn)細節(jié),給出了仿真結果。 然后論文介紹了整個系統(tǒng)的硬件電路設計和它在真實系統(tǒng)中連機調(diào)試所得到的測試結果,結果表明該系統(tǒng)具有性能穩(wěn)定,靈活性好,生產(chǎn)調(diào)試容易,體積小,便于升級等特點并且達到課題各項指標的要求。 最后是對論文工作的一些總結和對今后工作的展望。

    標簽: FPGA 調(diào)制解調(diào)器

    上傳時間: 2013-07-04

    上傳用戶:yd19890720

  • 實時三維信息獲取系統(tǒng)

    三維彩色信息獲取系統(tǒng)目的是獲取對象的三維空間坐標和顏色信息。它是計算機視覺研究的重要內(nèi)容,也是當前信息科學研究中的一個重要熱點。 本文首先介紹了三維信息獲取技術的意義和實時可重構三維激光彩色信息獲取系統(tǒng)總體方案。該方案合理劃分了系統(tǒng)的圖像處理任務,充分地利用了擁有的硬、軟件資源。闡述了基于FPGA處理器的硬件系統(tǒng)結構及其工作原理和系統(tǒng)工作時序。 本文還研究了圖像處理系統(tǒng)中的數(shù)字邏輯設計,總結出了較完整、規(guī)范化的設計流程和方法,介紹了從圖像處理算法到可編程邏輯器件的規(guī)范化映射方法,總結了在視頻系統(tǒng)中的高級設計技巧,包括并行流水線技術和循環(huán)結構的硬件實現(xiàn)方式等。 為了說明提出的設計方法,本文分析了基于自適應閾值的結構光條紋中心的方向模板快速檢測算法的硬件實現(xiàn)。該算法是把自適應閾值法與可變方向模板法相結合,具有穩(wěn)定性好、精度高、計算簡單、數(shù)據(jù)存儲量小、實現(xiàn)速度快的特點,此外,該方法有利于硬件快速實現(xiàn)。實踐證明這種方法是實用的、有效的。 本文的重點在于研制了具有完全自主知識產(chǎn)權的實時可重構三維激光彩色信息獲取系統(tǒng)中視頻圖像處理專用集成電路。該集成電路是實現(xiàn)系統(tǒng)快速算法的核心,使用現(xiàn)場可編程器FPGA器件EPlK50實現(xiàn)提取激光線、提取人頭輪廓線和提取中心顏色線算法;該集成電路還要實現(xiàn)系統(tǒng)所需的控制邏輯。控制部分包括將視頻采集輸出端口信號轉化為RGB真彩色信號的數(shù)據(jù)鎖存模塊、各FIFO緩存器的輸入輸出控制模塊和系統(tǒng)需要的其它信號控制模塊。提出提取輪廓線快速算法,即由FPGA處理器與主機交互式共同快速完成提取人頭正側影輪廓線算法。該專用集成電路研制是整個實時可重構三維激光彩色信息獲取系統(tǒng)實現(xiàn)的關鍵。

    標簽:

    上傳時間: 2013-07-23

    上傳用戶:lguotao

  • 船用導航雷達數(shù)字信號處理設計

    當今的船用導航雷達具有數(shù)字化、多功能、高性能、多接口、網(wǎng)絡化。同時要求具有高可靠性、高集成度、低成本,信號處理單元的小型化,產(chǎn)品更新周期短。要同時滿足上述需求,高集成度的器件應用是必須的。同時開發(fā)周期要短,需求軟件的可移植性要強,并且是模塊化設計,現(xiàn)場可編程門陣列器件(FPGA)已經(jīng)成為設計首選。 現(xiàn)場可編程門陣列是基于通過可編程互聯(lián)連接的可配置邏輯塊(CLB)矩陣的可編程半導體器件。與為特殊設計而定制的專用集成電路(ASIC)相對,F(xiàn)PGA可以針對所需的應用或功能要求進行編程。雖然具有一次性可編程(OTP)FPGA,但是主要是基于SRAM的,其可隨著設計的演化進行重編程。CLB是FPGA內(nèi)的基本邏輯單元。實際數(shù)量和特性會依器件的不同而不同,但是每個CLB都包含一個由4或6個輸入、一些選型電路(多路復用器等)和觸發(fā)器組成的可配置開關矩陣。開關矩陣是高度靈活的,可以進行配置以便處理組合邏輯、移位寄存器或RAM。當今的FPGA已經(jīng)遠遠超出了先前版本的基本性能,并且整合了常用功能(如RAM、時鐘管理和:DSP)的硬(ASIC型)塊。由于具有可編程特性,所以FPGA是眾多市場的理想之選。它高集成度,以及用于設計的強大軟件平臺、IP核、在線升級可滿足需求。 本文介紹了基于FPGA實現(xiàn)船用導航雷達數(shù)字信號處理的設計,這是一個具體的、已經(jīng)完成并進行小批量生產(chǎn)的產(chǎn)品,對指導實踐具有一定意義。

    標簽: 導航雷達 數(shù)字信號處理

    上傳時間: 2013-04-24

    上傳用戶:稀世之寶039

  • DVBT系統(tǒng)中內(nèi)編解碼模塊的軟件仿真

    數(shù)字電視按傳輸方式分為地面、衛(wèi)星和有線三種。其中,DVB-S和DVB-C這兩個全球化的衛(wèi)星和有線傳輸方式標準,目前已作為世界統(tǒng)一標準被大多數(shù)國家所接受。而對于地面數(shù)字電視廣播標準,經(jīng)國際電訊聯(lián)盟(ITU)批準的共有三個,包括歐盟的DVB-T(Digital Video Broadcasting-Terrestrial,數(shù)字視頻地面廣播)標準、美國的ATSC(Advanced Television System Committee,先進電視制式委員會)標準和日本的ISDB-T(Terrestrial Integrated Services DigitalBroadcasting,綜合業(yè)務數(shù)字廣播)標準。綜合比較起來,歐洲的DVB-T標準在技術及應用實踐上都更加成熟。 本論文首先介紹了DVB-T系統(tǒng)的主要結構,針對DVB-T標準中各模塊的實現(xiàn)進行了闡述,并根據(jù)發(fā)射機端各個模塊討論了接收機端相關模塊的算法設計。 隨后,論文給出了基于Microsoft Visual Studio 2005平臺實現(xiàn)的數(shù)字電視基帶信號產(chǎn)生與接收的軟件仿真系統(tǒng)的總體設計流程,重點討論了內(nèi)編解碼器和內(nèi)交織/解交織器的算法與實現(xiàn),并在實現(xiàn)的多參數(shù)可選的數(shù)字電視基帶信號產(chǎn)生與接收軟件仿真平臺上,重點分析了內(nèi)編/解碼模塊在接收端Viterbi譯碼算法中采用硬判決、簡化軟判決以及不同調(diào)制方式時對DVB-T系統(tǒng)整體性能的影響。 最后,論文討論了內(nèi)碼譯碼算法的實現(xiàn)改進,使得Viterbi譯碼更適合在FPGA上實現(xiàn),同時針對邏輯設計進行優(yōu)化以便節(jié)省硬件資源。論文重點討論了對幸存路徑信息存儲譯碼模塊的改進,比較了此模塊三種不同的實現(xiàn)方式帶來的硬件速率和資源的優(yōu)劣,通過利用4塊RAM對幸存路徑信息的交互讀寫,完成了對傳統(tǒng)回溯算法的改進,實現(xiàn)了加窗回溯的譯碼輸出,同時實現(xiàn)了回溯長度可配置以實現(xiàn)系統(tǒng)不同的性能要求。

    標簽: DVBT 模塊 編解碼

    上傳時間: 2013-08-02

    上傳用戶:遠遠ssad

  • FPGA低功耗布局布線算法的研究

    本文對嵌入硬核的FPGA布線通道寬度分布和改進FPGA布局算法進行了研究。文章在嵌入硬核的FPGA布線通道寬度分布研究中,引入了四種架構,其布線通道寬度分布函數(shù)分別為均勻、脈沖、高斯和三角分布。通過修改VPR工具的源代碼,使平臺適用于具有嵌入硬核的FPGA架構,利用MCNC基準電路來測試這四種架構的性能。實驗結果表明:在以網(wǎng)線平均長度作為指標的測試中,通道寬度均勻分布的架構具有更短的布線長度、更優(yōu)的性能。

    標簽: FPGA 低功耗 布局布線 法的研究

    上傳時間: 2013-06-27

    上傳用戶:xsnjzljj

  • 《從算法設計到硬件邏輯的實現(xiàn)》

    ·本書是《從算法設計到硬線邏輯的實現(xiàn)——復雜數(shù)字邏輯系統(tǒng)的Verilog HDL設計技術和方法》的配套用書。主要內(nèi)容包括12個實驗練習和Verilog的語法手冊。各個實驗由淺入深,從簡單到復雜,介紹了用Verilog語言設計數(shù)字電路系統(tǒng)的實用方法與技術,有較強的實踐性與指導意義。語法部分包括標志符的使用、基本語句以及系統(tǒng)任務與函數(shù)的介紹。內(nèi)容較為詳盡,可方便學生與工程技術人員查詢使用,對學習Veri

    標簽: 算法設計 硬件 邏輯

    上傳時間: 2013-06-30

    上傳用戶:萬有引力

  • Android音頻實時傳輸與播放--客戶端

    Android音頻實時傳輸與播放, 實現(xiàn)音頻的硬編碼和實時播放。

    標簽: Android 音頻 實時傳輸 播放

    上傳時間: 2013-04-24

    上傳用戶:啦啦啦啦啦啦啦

  • _Wiley_Synthesis_of_Arithmetic_Circuits_-_FPGA_ASIC_and_Embedded_Systems_(2006)

    _Wiley_Synthesis_of_Arithmetic_Circuits_-_FPGA_ASIC_and_Embedded_Systems_(2006)_-_DDU一些硬體設計教學文件

    標簽: Wiley_Synthesis_of_Arithmetic_Cir FPGA_ASIC_and_Embedded_Systems cuits 2006

    上傳時間: 2013-08-20

    上傳用戶:lchjng

主站蜘蛛池模板: 定边县| 香港| 鲜城| 衡东县| 阿拉善右旗| 长沙市| 岳西县| 洛川县| 白玉县| 霍林郭勒市| 华安县| 嵊泗县| 柏乡县| 垦利县| 固安县| 原阳县| 四子王旗| 宁远县| 武鸣县| 古浪县| 灵宝市| 雷波县| 阳西县| 新乡县| 霞浦县| 松阳县| 唐山市| 大港区| 丰都县| 斗六市| 进贤县| 扎囊县| 延吉市| 海城市| 泰安市| 德昌县| 新乡县| 天全县| 工布江达县| 聊城市| 苍山县|