當今的船用導航雷達具有數字化、多功能、高性能、多接口、網絡化。同時要求具有高可靠性、高集成度、低成本,信號處理單元的小型化,產品更新周期短。要同時滿足上述需求,高集成度的器件應用是必須的。同時開發周期要短,需求軟件的可移植性要強,并且是模塊化設計,現場可編程門陣列器件(FPGA)已經成為設計首選。 現場可編程門陣列是基于通過可編程互聯連接的可配置邏輯塊(CLB)矩陣的可編程半導體器件。與為特殊設計而定制的專用集成電路(ASIC)相對,FPGA可以針對所需的應用或功能要求進行編程。雖然具有一次性可編程(OTP)FPGA,但是主要是基于SRAM的,其可隨著設計的演化進行重編程。CLB是FPGA內的基本邏輯單元。實際數量和特性會依器件的不同而不同,但是每個CLB都包含一個由4或6個輸入、一些選型電路(多路復用器等)和觸發器組成的可配置開關矩陣。開關矩陣是高度靈活的,可以進行配置以便處理組合邏輯、移位寄存器或RAM。當今的FPGA已經遠遠超出了先前版本的基本性能,并且整合了常用功能(如RAM、時鐘管理和:DSP)的硬(ASIC型)塊。由于具有可編程特性,所以FPGA是眾多市場的理想之選。它高集成度,以及用于設計的強大軟件平臺、IP核、在線升級可滿足需求。 本文介紹了基于FPGA實現船用導航雷達數字信號處理的設計,這是一個具體的、已經完成并進行小批量生產的產品,對指導實踐具有一定意義。
上傳時間: 2013-04-24
上傳用戶:稀世之寶039
數字電視按傳輸方式分為地面、衛星和有線三種。其中,DVB-S和DVB-C這兩個全球化的衛星和有線傳輸方式標準,目前已作為世界統一標準被大多數國家所接受。而對于地面數字電視廣播標準,經國際電訊聯盟(ITU)批準的共有三個,包括歐盟的DVB-T(Digital Video Broadcasting-Terrestrial,數字視頻地面廣播)標準、美國的ATSC(Advanced Television System Committee,先進電視制式委員會)標準和日本的ISDB-T(Terrestrial Integrated Services DigitalBroadcasting,綜合業務數字廣播)標準。綜合比較起來,歐洲的DVB-T標準在技術及應用實踐上都更加成熟。 本論文首先介紹了DVB-T系統的主要結構,針對DVB-T標準中各模塊的實現進行了闡述,并根據發射機端各個模塊討論了接收機端相關模塊的算法設計。 隨后,論文給出了基于Microsoft Visual Studio 2005平臺實現的數字電視基帶信號產生與接收的軟件仿真系統的總體設計流程,重點討論了內編解碼器和內交織/解交織器的算法與實現,并在實現的多參數可選的數字電視基帶信號產生與接收軟件仿真平臺上,重點分析了內編/解碼模塊在接收端Viterbi譯碼算法中采用硬判決、簡化軟判決以及不同調制方式時對DVB-T系統整體性能的影響。 最后,論文討論了內碼譯碼算法的實現改進,使得Viterbi譯碼更適合在FPGA上實現,同時針對邏輯設計進行優化以便節省硬件資源。論文重點討論了對幸存路徑信息存儲譯碼模塊的改進,比較了此模塊三種不同的實現方式帶來的硬件速率和資源的優劣,通過利用4塊RAM對幸存路徑信息的交互讀寫,完成了對傳統回溯算法的改進,實現了加窗回溯的譯碼輸出,同時實現了回溯長度可配置以實現系統不同的性能要求。
上傳時間: 2013-08-02
上傳用戶:遠遠ssad
本文對嵌入硬核的FPGA布線通道寬度分布和改進FPGA布局算法進行了研究。文章在嵌入硬核的FPGA布線通道寬度分布研究中,引入了四種架構,其布線通道寬度分布函數分別為均勻、脈沖、高斯和三角分布。通過修改VPR工具的源代碼,使平臺適用于具有嵌入硬核的FPGA架構,利用MCNC基準電路來測試這四種架構的性能。實驗結果表明:在以網線平均長度作為指標的測試中,通道寬度均勻分布的架構具有更短的布線長度、更優的性能。
上傳時間: 2013-06-27
上傳用戶:xsnjzljj
本課題涉及先進的FPGA技術引入到數控插補時某些算法的改進,主要目的是更好的利用FPGA具有系統芯片化、高可靠性、開發設計周期短等特點,及具有系統內可再編程的性能,來解決目前軟件插補速度慢而硬件插補設計復雜、調整和修...
上傳時間: 2013-04-24
上傳用戶:gjzeus
·本書是《從算法設計到硬線邏輯的實現——復雜數字邏輯系統的Verilog HDL設計技術和方法》的配套用書。主要內容包括12個實驗練習和Verilog的語法手冊。各個實驗由淺入深,從簡單到復雜,介紹了用Verilog語言設計數字電路系統的實用方法與技術,有較強的實踐性與指導意義。語法部分包括標志符的使用、基本語句以及系統任務與函數的介紹。內容較為詳盡,可方便學生與工程技術人員查詢使用,對學習Veri
上傳時間: 2013-06-30
上傳用戶:萬有引力
Android音頻實時傳輸與播放, 實現音頻的硬編碼和實時播放。
上傳時間: 2013-04-24
上傳用戶:啦啦啦啦啦啦啦
_Wiley_Synthesis_of_Arithmetic_Circuits_-_FPGA_ASIC_and_Embedded_Systems_(2006)_-_DDU一些硬體設計教學文件
標簽: Wiley_Synthesis_of_Arithmetic_Cir FPGA_ASIC_and_Embedded_Systems cuits 2006
上傳時間: 2013-08-20
上傳用戶:lchjng
電路板設計介紹1.1 現有的設計趨勢.............................................................................1-21.2 產品研發流程................................................................................1-21.3 電路板設計流程.............................................................................1-31.3.1 前處理 – 電子設計資料和機構設計資料整理...................1-41.3.2 前處理 – 建立布局零件庫.................................................1-81.3.3 前處理 – 整合電子設計資料及布局零件庫.......................1-81.3.4 中處理 – 讀取電子/機構設計資料....................................1-91.3.5 中處理 – 擺放零件............................................................1-91.3.6 中處理 – 拉線/擺放測試點/修線......................................1-91.3.7 后處理 – 文字面處理......................................................1-101.3.8 后處理 – 底片處理..........................................................1-111.3.9 后處理 – 報表處理..........................................................
上傳時間: 2013-10-17
上傳用戶:18711024007
隨著Java開源技術的不斷進步,以及企業需求的日益增長,在辦公自動化領域,特別是對于業務流程的實現,其開發形態已經發生了巨大的變化,傳統的硬編碼開發業務流程方式已經不再適應高效的開發過程以及企業靈活多變的業務需求。隨著工作流技術的不斷發展,基于工作流引擎的工作流開發方式從根本上解決了傳統開發過程中的各種弊端,各種工作流產品開始廣泛應用于實際項目。在軟件項目中,通過引入開源工作流產品并對其進行修改和完善,可以提高軟件開發周期以及軟件產品的靈活性,從而提高軟件企業的效率和競爭力。
上傳時間: 2013-10-20
上傳用戶:cepsypeng
為去除腦電信號采集過程中存在的噪聲信號,提出了基于小波閾值去噪的腦電信號去噪。以小波閾值降噪為基礎,首先利用db4小波對腦電信號進行5尺度分解,然后采用軟、硬閾值與小波重構的算法進行去噪。通過對MIT腦電數據庫中的腦電信號進行仿真,結果表明,采用軟閾值方法有效去除了噪聲,提高了腦電信號的信噪比。
上傳時間: 2014-12-23
上傳用戶:如果你也聽說