亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

基于ARM和uClinux的紙幣識別系統(tǒng)實時性改進

現(xiàn)階段，中國的自動售貨行業(yè)蓬勃發(fā)展。作為自動服務(wù)的核心部件，基于單片機的紙幣識別系統(tǒng)已經(jīng)越來越不能滿足市場需求。 本文對基于uClinux操作系統(tǒng)和S3C4510B的紙幣識別系統(tǒng)的各個方面進行了研究。研究表明，紙幣識別系統(tǒng)要求能滿足硬實時性，但uClinux操作系統(tǒng)的實時性不強。由于uClinux功能強大，免費且資源豐富，如能成功改進本紙幣識別系統(tǒng)的實時性，紙幣識別系統(tǒng)將在成本，性能和功能性等方面有更大的優(yōu)勢，所以對實時性進行改進將非常有意義。 在本紙幣識別系統(tǒng)中，紙幣特征采集子系統(tǒng)對實時性要求很高，需要滿足硬實時的要求，所以是否能滿足該子系統(tǒng)的實時性的要求，將是本紙幣識別系統(tǒng)能否很好工作的關(guān)鍵所在。通過對當前多種uClinux實時性改進方案進行了解和研究，參考了RTAI和RTLinux的工作原理，提出了基于uClinux操作系統(tǒng)和S3C4510B的紙幣識別系統(tǒng)的實時性改進方案。紙幣特征采集子系統(tǒng)主要依靠碼盤光耦產(chǎn)生的反饋信號生成硬件中斷，然后通過處理該中斷，實現(xiàn)對紙幣特征的采集。在本文提出的方案中，為了提高系統(tǒng)對硬件中斷的反應(yīng)速度，避開uClinux對中斷的慢處理，在操作系統(tǒng)與硬件之間建立了一個特殊的硬件抽象層來管理中斷，并將紙幣特征采集功能與操作系統(tǒng)剝離，放入一個單獨的處理單元。通過這樣的處理，使得中斷產(chǎn)生時，硬件抽象層暫停uClinux操作系統(tǒng)的運行，直接將中斷交由紙幣特征采集處理單元處理，實時的完成紙幣特征數(shù)據(jù)的采集。

標簽： uClinux ARM 識別系統(tǒng) 實時性

上傳時間： 2013-05-24

上傳用戶：shenlan

基于ARM和uCOS-Ⅱ嵌入式平臺的NAND Flash存儲驅(qū)動系統(tǒng)設(shè)計

隨著現(xiàn)代計算機技術(shù)和互聯(lián)網(wǎng)技術(shù)的飛速發(fā)展，嵌入式系統(tǒng)成為了當前信息行業(yè)最熱門的焦點之一。ARM以其高性能低功耗的特點成為目前主流的32位嵌入式處理器而在數(shù)碼產(chǎn)品中廣泛使用，隨著數(shù)碼相機的普及，數(shù)碼相框產(chǎn)品得到推廣，數(shù)碼相框通過一個液晶的屏幕顯示數(shù)碼照片而非紙質(zhì)照片，數(shù)碼相框比普通相框更靈活多變，也給現(xiàn)在日益使用的數(shù)碼相片一個新的展示空間。在嵌入式操作系統(tǒng)方面，uC/OS—Ⅱ憑借其小內(nèi)核、多任務(wù)、豐富的系統(tǒng)服務(wù)、容易使用以及源碼公開等特點被嵌入式系統(tǒng)開發(fā)者廣泛用在各種嵌入式設(shè)備開發(fā)中。uC/FS嵌入式文件系統(tǒng)由于穩(wěn)定性，可移植性以及與uC/OS—Ⅱ內(nèi)核的相兼容被廣泛用在基于uC/OS—Ⅱ的嵌入式系統(tǒng)開發(fā)中。NAND Flash存儲器由于其大容量數(shù)據(jù)存儲、高速存取速度、易于擦除和重寫、功耗小等特點被廣泛應(yīng)用于便攜式電子設(shè)備的數(shù)據(jù)存儲、嵌入式系統(tǒng)的程序存儲載體中。 本論文的硬件工作平臺是艾科公司研發(fā)的數(shù)碼相框芯片方案ARK1600，該平臺集成了嵌入式系統(tǒng)設(shè)計所需的相關(guān)硬件模塊。本論文的主要設(shè)計目標是在該平臺上實現(xiàn)NAND Flash存儲設(shè)備驅(qū)動的系統(tǒng)級方案，即在ARK1600平臺上通過構(gòu)建uC/OS—Ⅱ操作系統(tǒng)以及uC/FS文件系統(tǒng)來實現(xiàn)NAND Flash設(shè)備驅(qū)動掛接。本論文是在Windows環(huán)境下通過ARM ADS實現(xiàn)代碼的編譯，通過Multi—ICE進行前期調(diào)試以及USB—Debug進行后期的系統(tǒng)整合調(diào)試。 本論文的主要研究工作具體涉及以下三個的方面：首先研究了ARM相關(guān)構(gòu)架以及uC/OS—Ⅱ操作系統(tǒng)的特點，并在此基礎(chǔ)上移植uC/OS—Ⅱ操作系統(tǒng)到ARK1600平臺，分析ARK1600硬件體系結(jié)構(gòu)的基礎(chǔ)上詳細分析了BootLoader的相關(guān)概念，并重點闡述了NAND BootLoader程序設(shè)計與實現(xiàn)過程；其次在文件系統(tǒng)方面，本論文成功移植uC/FS嵌入式文件系統(tǒng)到ARK1600平臺，在移植的過程中采用了動態(tài)文件緩沖區(qū)算法提高了該文件系統(tǒng)的數(shù)據(jù)傳輸效率；最后重點討論了NAND Flash驅(qū)動在ARK1600的實現(xiàn)，主要分析了NAND Flash的數(shù)據(jù)存儲結(jié)構(gòu)，并從物理層，邏輯層和文件系統(tǒng)接口層三個方面具體分析了NAND Flash驅(qū)動程序的實現(xiàn)，并在NAND Flash邏輯層驅(qū)動實現(xiàn)時通過采用壞塊處理表算法實現(xiàn)了NAND的磨損均衡問題。

標簽： Flash uCOS NAND ARM

上傳時間： 2013-07-31

上傳用戶：xcy122677

CCSDS圖像壓縮和AES加密算法研究及其FPGA實現(xiàn)

遙感圖像是深空探測和近地觀測所得數(shù)據(jù)的重要載體，在軍事和社會經(jīng)濟生活領(lǐng)域發(fā)揮著重要作用。由于遙感圖像數(shù)據(jù)量巨大，它的存儲和傳輸已成為遙感信息應(yīng)用中的關(guān)鍵問題。圖像壓縮編碼技術(shù)能降低圖像冗余度，從而減小圖像的存儲容量和傳輸帶寬，它的研究對于遙感圖像應(yīng)用具有重要的現(xiàn)實意義。CCSDS圖像壓縮算法是空間數(shù)據(jù)系統(tǒng)咨詢委員會(CCSDS)提出的圖像數(shù)據(jù)壓縮算法。該算法復(fù)雜度較低，并行性好，適合于硬件實現(xiàn)，能實現(xiàn)對空間數(shù)據(jù)的實時處理，從而廣泛應(yīng)用于深空探測和近地觀測。對于直接關(guān)系到軍事戰(zhàn)略、經(jīng)濟建設(shè)等方面的遙感圖像的傳輸，必須對它進行加密處理。AES加密算法是由美國國家標準和技術(shù)研究所(NIST)于2000年發(fā)布的數(shù)據(jù)加密標準，它不但能抵抗各種攻擊，保證加密數(shù)據(jù)的安全性，而且易于軟件和硬件實現(xiàn)。本論文對CCSDS圖像壓縮算法和AES加密算法進行了研究，完成的主要工作包括： (1)研究了CCSDS圖像壓縮算法的原理和結(jié)構(gòu)，用C語言實現(xiàn)了算法的編解碼器，并與SPIHT算法和JPEG2000算法的性能進行了比較。 (2)研究了AES加密算法的原理和結(jié)構(gòu)，用C語言實現(xiàn)了算法的加解密器。 (3)介紹了實現(xiàn)CCSDS圖像壓縮算法和AES加密算法的FPGA設(shè)計所選擇的軟件開發(fā)工具、開發(fā)語言和硬件開發(fā)平臺。 (4)給出了CCSDS編碼器的FPGA實現(xiàn)方法和實現(xiàn)性能。 (5)給出了AES加密器的FPGA實現(xiàn)方法和實現(xiàn)性能。 本文設(shè)計的CCSDS圖像壓縮和AES加密FPGA系統(tǒng)運用了流水線設(shè)計、高速內(nèi)存設(shè)計、模塊并行化設(shè)計和模塊串行化設(shè)計等技術(shù)，在系統(tǒng)速度和資源面積上取得了較好的平衡，達到了預(yù)期的設(shè)計目的。

標簽： CCSDS FPGA AES 圖像壓縮

上傳時間： 2013-07-15

上傳用戶：dylutao

ARM嵌入式系統(tǒng)在家用通信平臺中的應(yīng)用與研究

智能家庭信息系統(tǒng)是集自動化、計算機、通信技術(shù)于一體的“3C”系統(tǒng)，它將各種家電產(chǎn)品結(jié)合成一個有機整體，實現(xiàn)了對家電設(shè)備進行集中或異地控制和管理，以及能夠與外界進行信息交互，以控制終端為突破口作為對家庭信息系統(tǒng)的研究，將有可能在以后的競爭中占據(jù)制高點，取得良好的經(jīng)濟和社會效益。 本課題開發(fā)的智能家庭信息系統(tǒng)是以實際項目為背景，對基于網(wǎng)絡(luò)的嵌入式家庭信息系統(tǒng)進行了研究。通過對傳統(tǒng)智能家居的特點進行分析，指出了目前市場上的智能家居系統(tǒng)的局限性，提出了基于短距無線網(wǎng)絡(luò)的現(xiàn)代智能家居系統(tǒng)是將來的發(fā)展趨勢。 接著對智能家居控制的系統(tǒng)構(gòu)架以及相關(guān)關(guān)鍵技術(shù)進行了分析和比較，指出基于IEEE802.15.4的ZigBee技術(shù)是目前最適合無線家居控制系統(tǒng)的無線標準，并對該標準進行了深入研究。 論文充分考慮到家庭信息化網(wǎng)絡(luò)的現(xiàn)狀和家庭內(nèi)部各信息家電的互連、集中控制、遠程訪問與控制的需求，以及低成本實現(xiàn)的實際需要，及設(shè)備互連對傳輸帶寬和使用靈活性等特點的需要，設(shè)計了以無線ZigBee技術(shù)組成家庭網(wǎng)絡(luò)體系總體結(jié)構(gòu)，避免了在家庭內(nèi)部布線的缺陷，且滿足了功耗低，成本低，網(wǎng)絡(luò)容量大等要求。 設(shè)計了新型無線通訊模塊，該模塊主控芯片采用8位低功耗微控制器ATMEGA64及CHIPCON公司推出的首款符合2.4 GHZ IEEE802.15.4標準的射頻收發(fā)器CC2420來實現(xiàn)ZigBee模塊，它可以降低無線通訊的成本和提高無線通訊的可靠性，可以單獨使用，也可以嵌入其它設(shè)備。 論文采用了免費、公開的linux操作系統(tǒng)，并給出了在Linux上的開發(fā)流程。 最后，論文具體分析了無線ZigBee協(xié)議、ZigBee組網(wǎng)技術(shù)以及它們在將來的廣泛應(yīng)用。深入地研究了HTTP超文本傳輸協(xié)議，設(shè)計了遠程客戶端訪問和控制家用電器的界面，并給出了部分軟件設(shè)計流程圖。

標簽： ARM 嵌入式系統(tǒng) 家 中的應(yīng)用

上傳時間： 2013-04-24

上傳用戶：agent

電流互感器手冊

電流互感器的用途和基本結(jié)構(gòu)……………………………………………（2） 一、 電流互感器的用途……………………………………………………（2） 二、 電流互感器的容量……………………………………………………（6） 三、 電流互感器的基本結(jié)構(gòu)………………………………………………（8） 電流互感器的誤差和計算…………………………………………………（10）

標簽： 電流互感器

上傳時間： 2013-04-24

上傳用戶：1670240556

FPGA用于160Gbs高速光纖通信系統(tǒng)中PMD補償?shù)难芯?/a>

標簽： FPGA 160 Gbs PMD

上傳時間： 2013-04-24

上傳用戶：suxuan110425

基于FPGA的多路E1反向復(fù)用傳輸芯片的設(shè)計與實現(xiàn)

隨著電信數(shù)據(jù)傳輸對速率和帶寬的要求變得越來越迫切,原有建成的網(wǎng)絡(luò)是基于話音傳輸業(yè)務(wù)的網(wǎng)絡(luò),已不能適應(yīng)當前的需求.而建設(shè)新的寬帶網(wǎng)絡(luò)需要相當大的投資且建設(shè)工期長,無法滿足特定客戶對高速數(shù)據(jù)傳輸?shù)慕谛枨?反向復(fù)用技術(shù)是把一個單一的高速數(shù)據(jù)流在發(fā)送端拆散并放在兩個或者多個低速數(shù)據(jù)鏈路上進行傳輸,在接收端再還原為高速數(shù)據(jù)流.該文提出一種基于FPGA的多路E1反向復(fù)用傳輸芯片的設(shè)計方案,使用四個E1構(gòu)成高速數(shù)據(jù)的透明傳輸通道,支持E1線路間最大相對延遲64ms,通過鏈路容量調(diào)整機制,可以動態(tài)添加或刪除某條E1鏈路,實現(xiàn)靈活、高效的利用現(xiàn)有網(wǎng)絡(luò)實現(xiàn)視頻、數(shù)據(jù)等高速數(shù)據(jù)的傳輸,能夠節(jié)省帶寬資源,降低成本,滿足客戶的需求.系統(tǒng)分為發(fā)送和接收兩部分.發(fā)送電路實現(xiàn)四路E1的成幀操作,數(shù)據(jù)拆分采用線路循環(huán)與幀間插相結(jié)合的方法,A路插滿一幀(30時隙)后,轉(zhuǎn)入B路E1間插數(shù)據(jù),依此類推,循環(huán)間插所有的數(shù)據(jù).接收電路進行HDB3解碼,幀同步定位(子幀同步和復(fù)幀同步),線路延遲判斷,FIFO和SDRAM實現(xiàn)多路數(shù)據(jù)的對齊,最后按照約定的高速數(shù)據(jù)流的幀格式輸出數(shù)據(jù).整個數(shù)字電路采用Verilog硬件描述語言設(shè)計,通過前仿真和后仿真的驗證.以30萬門的FPGA器件作為硬件實現(xiàn),經(jīng)過綜合和布線,特別是寫約束和增量布線手動調(diào)整電路的布局,降低關(guān)鍵路徑延時,最終滿足設(shè)計要求.

標簽： FPGA 多路 傳輸 片的設(shè)計

上傳時間： 2013-07-16

上傳用戶：asdkin

基于FPGA的機載二次雷達硬件系統(tǒng)

二次雷達(Secondary Surveillance Radar)是民航空中管制(Air Traffic Control)和軍事敵我識別(Identification Friend or Foe)系統(tǒng)中的關(guān)鍵部分,由于這兩個應(yīng)用領(lǐng)域都要求很高的可靠性和穩(wěn)定性,因此,二次雷達一直是國內(nèi)外雷達信號處理領(lǐng)域的研究熱點.傳統(tǒng)的機載二次雷達應(yīng)答器普遍采用中小規(guī)模集成電路和分立元件設(shè)計,其穩(wěn)定性和可靠性差,實時處理能力也很有限,無法完成高密度、大容量的應(yīng)答.針對這些缺陷,本論文提出一種全新的應(yīng)答數(shù)字信號處理器硬件結(jié)構(gòu),即FPGA+DSP的混合結(jié)構(gòu).這種硬件體系結(jié)構(gòu)的特點是可靠性高,集成度高,通用性強,適于模塊化設(shè)計,處理速度快,能實時處理多個應(yīng)答信號,以及進行置信度分析和生成報表.此項目中,本文作者主要負責FPGA部分硬件設(shè)計.FPGA主要完成雙通道數(shù)據(jù)采集、產(chǎn)生視頻信號和旁瓣抑制信號、計算當前飛機相對本地接收天線的方位和距離、與DSP實時交換數(shù)據(jù)、上傳報表等功能.論文詳細分析了接收機信號處理算法在FPGA中的硬件實現(xiàn)方案,在提高系統(tǒng)可靠性、堅固性以及FPGA資源的合理利用方面做了深入的探討.同時給出不同層次關(guān)鍵模塊的HDL實現(xiàn)及其時序仿真結(jié)果.

標簽： FPGA 機載 二次雷達 硬件系統(tǒng)

上傳時間： 2013-04-24

上傳用戶：西伯利亞狼

基于FPGA的視頻編碼器設(shè)計

ISO和ITU-T制定的一系列視頻編碼國際標準的推出，開創(chuàng)了視頻通信和存儲應(yīng)用的新紀元。從H.261視頻編碼建議，到H.262/3、MPEG-1/2/4等都有一個共同的不斷追求的目標，即在盡可能低的碼率(或存儲容量)下獲得盡可能好的圖像質(zhì)量。 本課題的研究建立在目前主流的壓縮算法的基礎(chǔ)上，綜合出各種標準中實現(xiàn)途徑的共性和優(yōu)勢，將算法的主體移植于FPGA(FieldProgrammableGateArray)平臺上。憑借該種類嵌入式系統(tǒng)配置靈活、資源豐富的特點，建立一個可重構(gòu)的內(nèi)核處理模塊。進一步的完善算法(運算速度、精度)和外圍系統(tǒng)后，就可作為專用視頻壓縮編碼器進行門級電路設(shè)計的原型，構(gòu)建一個片上可編程的獨立系統(tǒng)。 編碼器設(shè)計有良好的應(yīng)用前景，通過使用離散余弦變換和熵編碼，對運動圖像從空間上進行壓縮編碼，使得編碼后的數(shù)據(jù)流適合于傳輸、通信、存儲和編輯等方面的要求。同時，系統(tǒng)的設(shè)計將解碼的工作量大幅度降低，功能模塊在作適當?shù)母膭雍罂蔀榻獯a器的參考設(shè)計使用。 研究所涉及的各功能模塊都進行了系統(tǒng)性的仿真和綜合，滿足工程樣機的前期研發(fā)需要。

標簽： FPGA 視頻編碼器

上傳時間： 2013-04-24

上傳用戶：xiangwuy

基于FPGA和DSP的紅外圖像預(yù)處理算法研究

隨著微電子技術(shù)的發(fā)展，可編程邏輯器件取得了迅速的發(fā)展，其功能日益強大，F(xiàn)PGA內(nèi)部可用邏輯資源飛速增長，近來推出的FPGA都針對數(shù)字信號處理的特點做了特定設(shè)計，集成了存儲器、鎖相環(huán)（PLL）、硬件乘法器、DSP模塊等，通過使用各個公司提供的FPGA開發(fā)軟件使用硬件描述語言，可以實現(xiàn)特定的信號處理算法，如FFT、FIR等算法，為電子設(shè)計工程師提供了新的選擇。實時圖像處理系統(tǒng)采用FPGA+DSP的結(jié)構(gòu)來完成整個復(fù)雜的圖像處理算法。將圖像處理算法進行分類，F(xiàn)PGA和DSP份協(xié)作發(fā)揮各自的長處，對于算法實現(xiàn)簡單、運算量大、實時性高的這類處理過程由大容量高性能的FPGA實現(xiàn)，DSP則用來處理經(jīng)過預(yù)處理后的圖像數(shù)據(jù)，來運行算法結(jié)構(gòu)復(fù)雜，乘加運算多的算法。整個系統(tǒng)主要包括FPGA處理單元、DSP處理單元以及PCI接口通訊三個部分。主要取得的了以下的研究成果：（1）研究了FPGA的工作原理及應(yīng)用，完成了Stratix芯片的選型。設(shè)計了數(shù)字圖像處理板的電路原理圖和PCB設(shè)計圖。并對電路板進行調(diào)試，工作正常。（2）完成了FPGA程序下載電纜的PCB電路設(shè)計，并調(diào)試成功，應(yīng)用到FPGA的調(diào)試下載配置中，取得了良好的實驗與經(jīng)濟效果。（3）充分利用FPGA的設(shè)計開發(fā)軟件與工具，完成了中值濾波、形態(tài)學(xué)濾波和自適應(yīng)閾值的FPGA實現(xiàn)，并給出了詳細的實現(xiàn)過程。將算法下載到FPGA芯片，經(jīng)過試驗調(diào)試，達到要求。（4）研究了PCI接口通訊的實現(xiàn)方式，選用PCI9054芯片實現(xiàn)通訊，完成PCI接口電路設(shè)計，經(jīng)過調(diào)試，實現(xiàn)了中斷、DMA等方式，滿足了數(shù)據(jù)傳輸?shù)囊蟆＃?）學(xué)習(xí)了C6701DSP芯片的工作特性以及內(nèi)部功能結(jié)構(gòu)，完成了DSP外圍存儲器的擴展、時鐘信號發(fā)生以及電源模塊等外圍電路的設(shè)計。

標簽： FPGA DSP 紅外 圖像預(yù)處理

上傳時間： 2013-07-22

上傳用戶：Divine