這是我找到的計算盒維數的ＶＣ程序，用這個做盒維數比較快
標簽： 計算 盒維數 程序
上傳時間： 2014-01-13
上傳用戶：edisonfather
Nios入門實驗程序問題整理 好不容易搜集起來的啊 動手才是硬道理
標簽： Nios 實驗 程序
上傳時間： 2016-01-21
上傳用戶：13517191407
使用FPGA設計WiMax接收機之OFDM同步硬體電路(內附VHDL code)
標簽： WiMax FPGA OFDM VHDL
上傳時間： 2016-01-22
上傳用戶：zhuyibin
一維信號的計盒分形維數，用 m a t l a b編輯的
標簽： 信號 分形
上傳時間： 2013-12-14
上傳用戶：685
以 parallel port 連接硬體電路，達成周邊控制。
標簽： parallel port 連接 電路
上傳時間： 2013-12-27
上傳用戶：zhliu007
％求輸入一維信號的計盒分形維數 ％y是一維信號 ％cellmax:方格子的最大邊長,可以取2的偶數次冪次(1,2,4,8...),取大于數據長度的偶數 ％D是y的計盒維數（一般情況下D>=1）,D=lim(log(N(e))/log(k/e)),
標簽： cellmax 信號 gt 輸入
上傳時間： 2013-12-13
上傳用戶：671145514
第一章 數字信號處理、計算、程序、算法和硬線邏輯的基本概念 第二章 Verilog HDL設計方法概述 第三章 Verilog HDL的基本語法 第四章 不同抽象級別的Verilog HDL模型 第五章 基本運算邏輯和它們的Verilog HDL模型 第六章 運算和數據流動控制邏輯 第七章 有限狀態機和可綜合風格的Verilog HDL
標簽： Verilog HDL 數字信號處理 基本概念
上傳時間： 2016-02-08
上傳用戶：ardager
PN碼發生器的matlab程序，對于寫vhdl代碼有很重要得參考價值
標簽： matlab PN碼 發生器 程序
上傳時間： 2013-12-25
上傳用戶：小儒尼尼奧
這是一個采用中斷方式的信號采集程序。它采用硬中斷方式共有48路信號輸入通道，可以采集電壓信號。0MA-10MA的電流信號
標簽： 中斷方式 信號采集 信號輸入 程序
上傳時間： 2013-12-16
上傳用戶：zhyiroy
基于TM1300視頻編碼盒的USB接口設計.主要闡述通過TM1300芯片上的PCI—XIO接口實現USB接口的設計方案，包括軟件和硬件部分。
標簽： 1300 USB TM PCI
上傳時間： 2014-08-30
上傳用戶：上善若水
蟲蟲下載站版權所有 京ICP備2021023401號-1
