這是一個VHDL寫的數學運算的硬件設計庫，還算比較完整
標簽： VHDL 運算 硬件設計
上傳時間： 2015-05-04
上傳用戶：xjz632
11,13,16位超前進位加法器的Verilog HDL源代碼。
標簽： Verilog HDL 11 13
上傳時間： 2013-12-28
上傳用戶：ouyangtongze
硬件必須，了解如何修復硬盤，即硬盤的保護方法。
標簽： 硬件
上傳時間： 2014-01-02
上傳用戶：ruixue198909
硬件必修，了解內存的泄漏檢測，計算機愛好者該讀。
上傳時間： 2015-05-05
上傳用戶：zhuimenghuadie
一個素數測試算法,運用最簡單的素數測試方法 把所有比它小的數都一一除過
標簽： 測試 算法 測試方法
上傳時間： 2013-12-22
上傳用戶：ardager
雙口RAM硬件和軟件可靠性握手的實現 雙口RAM硬件和軟件可靠性握手的實現
標簽： RAM 雙口 硬件 軟件可靠性
上傳時間： 2014-11-30
上傳用戶：ZJX5201314
這個是帶輸入的加法器vhdl代碼,是帶有輸入端和進位的.
標簽： vhdl 輸入 加法器 代碼
上傳時間： 2013-11-30
上傳用戶：gxf2016
這個是帶先行進位的加法器的vhdl代碼,比較復雜,僅僅供大家參考.
標簽： vhdl 進位 加法器 代碼
上傳時間： 2014-01-03
上傳用戶：klin3139
這個是用vhdl編寫的乘法器,僅僅供大家參考
標簽： vhdl 編寫 乘法器 家
上傳時間： 2015-05-06
上傳用戶：我們的船長
一種可以完成16位有符號／無符號二進制數乘法的乘法器。該乘法器采用了改進的Booth算法，簡化了部分積的符號擴展，采用Wallace樹和超前進位加法器來進一步提高電路的運算速度。本乘法器可以作為嵌入式CPU內核的乘法單元，整個設計用VHDL語言實現。
標簽： Booth 符號 乘法器 二進制數
上傳時間： 2013-12-23
上傳用戶：skfreeman
蟲蟲下載站版權所有 京ICP備2021023401號-1
