<tfoot id="swiey"></tfoot>
本系統(tǒng)由服務(wù)器軟件控制平臺和fpga硬件處理系統(tǒng)組成，其中fpga硬件處理系統(tǒng)是整個系統(tǒng)的核心部分。系統(tǒng)管理員通過服務(wù)器的軟件控制平臺可以對fpga硬件處理系統(tǒng)進(jìn)行即時的配置，fpga硬件處理系統(tǒng)按照系統(tǒng)管理員的配置進(jìn)行工作，并會在檢測到異常情況或者檢測到用戶敏感的流量或者數(shù)據(jù)包的時候通知服務(wù)器，服務(wù)器會向管理員發(fā)送通知。管理員可以在服務(wù)器軟件平臺上做進(jìn)一步的分析處理。
標(biāo)簽： fpga 服務(wù)器 控制平臺
上傳時間： 2013-08-07
上傳用戶：molo
研究實現(xiàn)MUSIC算法的DSP＋FPGA、浮點運算與定點運算混合的硬件設(shè)計方案。\\r\\n
標(biāo)簽： MUSIC FPGA DSP 算法
上傳時間： 2013-08-08
上傳用戶：wsq921779565
基于DSP＋FPGA的實時圖像識別系統(tǒng)硬件與算法設(shè)計
標(biāo)簽： FPGA DSP 實時圖像 識別系統(tǒng)
上傳時間： 2013-08-09
上傳用戶：zczc
Altera的FPGA，設(shè)計的硬件除法器
標(biāo)簽： Altera FPGA 硬件 除法器
上傳用戶：壞天使kk
文章介紹了系統(tǒng)的硬件電路原理與具體實現(xiàn)方法，其中主要包括載波恢\r\n復(fù)電路，PN 碼捕獲電路和跟蹤電路，并針對Xilinx 公司FPGA 的特點，對各電\r\n路的實現(xiàn)進(jìn)行優(yōu)化設(shè)計，在不影響系統(tǒng)穩(wěn)定性和精度的前提下，減少硬件資源\r\n消耗，提高硬件利用率。設(shè)計利用Verilog 硬件描述語言完成，通過后仿真驗證\r\n電路正確性，并給出綜合結(jié)果。
標(biāo)簽： Xilinx FPGA 硬件 電路原理
上傳用戶：qiaoyue
用 ＦＰＧＡ 可編程器件和 ＶＨＤＬ 硬件描述語言來實現(xiàn) Ｆｌａｓｈ 編程器
標(biāo)簽： Flash FPGA VHDL 可編程器件
上傳時間： 2013-08-10
上傳用戶：450976175
快速學(xué)習(xí)cpld/fpga的vhdl軟件及硬件教程
標(biāo)簽： cpld fpga vhdl 軟件
上傳時間： 2013-08-12
上傳用戶：完瑪才讓
PAX270平臺下，與FPGA通信的原代碼
標(biāo)簽： FPGA PAX 270 通信
上傳時間： 2013-08-13
上傳用戶：pinksun9
在MATLAB中實現(xiàn)硬件FPGA
標(biāo)簽： MATLAB FPGA 硬件
上傳時間： 2013-08-14
上傳用戶：15736969615
XilinxFPGA器件的底層硬件設(shè)計技巧
標(biāo)簽： XilinxFPGA 器件 底層 硬件
上傳用戶：daijun20803
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
