視頻監控系統是一門集計算機技術、通信技術和數字視頻技術于一體的綜合系統。目前視頻監控正向著數字化、網絡化的方向發展。實現基于網絡的視頻監控系統的關鍵是一種嵌入式設備，它應該能夠采集壓縮視頻數據并通過網絡進行傳輸。 本文介紹了一種基于嵌入式Linux的網絡視頻監控系統的設計和實現方法。首先從整體上分析了網絡視頻監控系統的總體設計方案，給出了視頻服務器的硬件框架和軟件體系，并重點討論了在ARM處理器上實現MPEG-4壓縮編碼的方法。其次在ARM硬件平臺成功構建了armlinux嵌入式系統：包括引導程序Bootloader的設計、修改配置linux內核以及制作JFFS2文件系統。其中創新地提出了從nandflash啟動U-BOOT具體設計方法。為了完成系統進一步的視頻采集工作，系統實現了USB數碼攝像頭的驅動。在應用程序開發過程中，首先設計了基于Vide04Linux的視頻采集程序，并采用mmap(內存映射)方式截取圖片。其次重點分析了MPEG-4編碼模型XVID程序中的運動估計部分，并研究了半像素快速搜索算法，從而減少了搜索點數提高了運算速度。最后利用開源JRTPLIB庫實現視頻數據流的RTP傳送。 整個設計都是在深圳旋極公司研制的SUPER-ARM硬件平臺上進行的，linux內核采用2.4.18。其中MPEG-4編碼優化測試是在ARM DeveloperSuite(ADS)version 1.2中完成。 本課題為在ARM平臺實現網絡視頻監控的設計做了有益的探索性嘗試，對今后進一步完成遠程嵌入式視頻監控系統的設計有著積極的意義。
上傳時間： 2013-07-21
上傳用戶：Altman
隨著嵌入式系統以及流媒體技術的快速發展，基于嵌入式系統實現可視電話、視頻點播、視頻會議等功能已經成為當前的熱點研究領域。這樣的系統通常具有小型化、低功耗、低成本、穩定可靠、便于攜帶等特點。 本文旨在研究流媒體以及嵌入式系統的相關技術，基于ARM9處理器平臺實現一種基于嵌入式系統的流媒體播放器。該播放器的硬件平臺以32位高性能ARM9處理器為核心進行規劃，在此基礎上，采用嵌入式Linux操作系統、MPEG-4視頻解碼技術和流媒體網絡傳輸技術進行設計。 本文的主要貢獻體現在以下六個方面： l、分析嵌入式流媒體播放器的功能需求和技術特點，對嵌入式流媒體播放器的總體實現方案進行設計。 2、研究嵌入式Linux系統設計方法，基于ARM處理器平臺構建嵌入式Linux操作系統。這部分的工作包括嵌入式BootLoader的移植、Linux內核的配置與編譯以及根文件系統的創建。 3、研究MPEG-4視頻壓縮標準，基于ARM-Linux系統平臺移植MPEG-4視頻解碼器。 4、研究ARM體系結構以及基于ARM平臺的嵌入式軟件優化方法，對所移植的MPEG-4視頻解碼器進行平臺相關優化。 5、研究視頻通信中的錯誤隱藏技術，針對錯誤隱藏過程中傳統邊界匹配算法對邊緣匹配的局限性，提出了一種改進的基于時域與空域平滑性的邊界匹配算法。 6、研究流媒體網絡傳輸的相關技術協議，基于RTSP/RTP/RTCP協議實現了一個基本的MPEG-4視頻流實時傳輸系統。
上傳時間： 2013-05-16
上傳用戶：a937518043
由于全球定位系統在航天、航空、航海、海洋上程、大地測量、陸地導航以及軍事上的大量運用及其廣闊的應用前景，使得GPS接收機系統成為國內外相關領域競相研究的對象。GPS系統的用戶部分主要是各種型號的GPS接收機。所以GPS接收機中的微處理器的運算能力和功耗直接影響整機的性能。 本文所研究的是基于ARM微處理器和μC/OS—Ⅱ的嵌入式系統開發及其在GPS接收機中的應用。介紹了OPS接收機設計原理，分析了接收機硬件模塊的組成和功能，設計了由FPGA和ARM完成基帶信號處理及導航解算的接收機，建立了基于ARM和μC/OS—Ⅱ的GPS接收機嵌入式硬件開發平臺。研究了嵌入式實時操作系統μC/OS—Ⅱ，分析了其內核的組成結構：與處理器無關代碼、處理器相關代碼、與應用相關代碼，并重點分析和配置了其中與處理器相關和與應用相關的代碼部分，最終將其成功移植到ARM LPC2290微處理器上。建立了基于ARM LPC2290和μC/OS—Ⅱ的嵌入式系統軟件編譯和調試的交叉環境，設計了運行在此環境下的中斷和多任務來實現接收機信號處理、導航解算及顯示等功能，最終完成了基于ARM和μC/OS—Ⅱ的GPS接收機軟應用件設計。 總之，本文從研究嵌入式系統的軟、硬件設計及其應用著手，掌握了嵌入式系統開發的核心技術，研制了基于ARM嵌入式開發平臺的GPS接收機。
上傳時間： 2013-04-24
上傳用戶：buffer
汽車儀表是駕駛員與汽車進行交流的重要窗口，也是汽車高新技術的重要部分。傳統汽車儀表多使用指針型顯示器件為主，如步進電機、十字線圈，輔以液晶顯示，顯示的信息量相對較少，且結構復雜。一方面隨著汽車電子化程度的不斷提高，進行技術創新，研制開發新一代汽車儀表產品；另一方面，由于能源和環保問題，汽車也將從內燃機汽車發展到包括純電動汽車(BEF)、混合電動汽車(HEV)以及燃料電池汽車(FCV)的新能源汽車時代，因此結合新能源汽車信息量多、電子化程度高的特點，開發新一代汽車智能儀表具有重要的現實和長遠意義。 本文正是在這樣的背景下，以同濟大學汽車學院自主研發的ROVER燃料電池轎車為研究對象，進行了汽車智能儀表的一些功能研究與開發。所做的主要工作有： (1)根據要實現的功能確定所需的硬件資源，選擇合適的嵌入式硬件系統。 (2)嵌入式操作系統的選擇和二次開發。在選擇操作系統時要考慮到系統的硬件可移植性、實時性、對內存的需求以及提供哪些開發工具等。 (3)應用軟件的開發。主要是儀表界面設計，包括數字圖形顯示，動畫顯示，數據庫開發等。 (4)基于無線數據傳輸模塊下的GPRS無線通訊實驗。包括客戶端和服務器端系統配置，動態域名解析等。 該儀表已應用于ROVER燃料電池轎車，實踐表明，在嵌入式平臺上顯示車載信息，同傳統儀表相比具有較大的優勢。可滿足小型化、輕量化的要求；造型美觀，可動畫顯示、可讀性、可視性強；可實現一表多用。從軟件方面來講，引入了操作系統的概念，增強了代碼的可讀性、可維護性、可擴展性以及靈活性；信息顯示自由度高，顯示界面人性化，可定制；即使更換硬件平臺，也只需對操作系統和底層驅動程序進行少量的移植工作，而無需修改與硬件無關的應用代碼。
上傳時間： 2013-04-24
上傳用戶：SimonQQ
DFT(Discrete Fourier Transformation)是數字信號分析與處理如圖形、語音及圖像等領域的重要變換工具,直接計算DFT的計算量與變換區間長度N的平方成正比.當N較大時,因計算量太大,直接用DFT算法進行譜分析和喜好的實時處理是不切實際的.快速傅里葉變換(Fast Fourier Transformation,簡稱FFT)使DFT運算效率提高1~2個數量級.本文的目的就是研究如何應用FPGA這種大規模可編程邏輯器件實現FFT的算法.本設計主要采用先進的基-4DIT算法研制一個具有實用價值的FFT實時硬件處理器.在FFT實時硬件處理器的設計實現過程中,利用遞歸結構以及成組浮點制運算方式,解決了蝶形計算、數據傳輸和存儲操作協調一致問題.合理地解決了位增長問題.同時,采用并行高密度乘法器和流水線(pipeline)工作方式,并將雙端口RAM、只讀ROM全部內置在FPGA芯片內部,使整個系統的數據交換和處理速度得以很大提高,實際合理地解決了資源和速度之間相互制約的問題.本設計采用Verilog HDL硬件描述語言進行設計,由于在設計中采用Xilinx公司提供的稱為Core的IP功能塊極大地提高了設計效率.
上傳時間： 2013-06-20
上傳用戶：小碼農lz
擴頻通信具有較強的抗干擾、抗偵查和抗衰落能力,可以實現碼分多址,目前廣泛應用于通信抗干擾、衛星通信、導航、保密通信、測距和定位等各個方面。另外,隨著集成電路技術的飛速發展,數字接收機和軟件無線電也已經是現代通信研究的一個熱點。 本文正是順應這種發展趨勢,在某工程項目的通信分系統中建立CDMA直接序列擴頻通信系統。 本文作者承擔了多點無線擴頻通信系統的研究,建立了一個完整的仿真系統。提出了適合于本系統的實現算法,同時還建立了基于軟件無線電平臺的系統的全FPGA設計和實現,包括各個模塊的測試和整個系統的聯合測試。 文章的主要內容如下： 1.簡述了擴頻通信及軟件無線電的發展及現狀。 2. 對直擴系統的基本原理和系統中采用的相關關鍵技術進行了闡述。相關關鍵技術包括擴頻碼的研究和選取,擴頻碼同步的研究,包括捕獲算法和跟蹤算法的研究,以及自適應門限的研究。 3.詳細討論了該多點無線通信系統的設計與實現,提出了適合于本系統的算法。首先闡述了系統的總體設計方案和設計參數,接著分為物理層和鏈路層詳細闡述了各個模塊的設計與仿真,包括matlab仿真和modelsim仿真,文中給出了大量的仿真結果圖。仿真結果證明算法的正確性,仿真性能也能滿足系統設計的要求。 4.介紹了該多點無線通信系統的硬件平臺與系統調試。首先介紹了系統的硬件平臺和硬件框圖,介紹了系統的相關器件及其配置,接著介紹了FPGA的開發流程、開發工具、設計原則及遇到的相關問題,最后介紹了系統的設計驗證與性能分析,給出了系統的調試方案和調試結果。 本文所討論的多點無線通信系統已經在某工程項目的通信分系統中實現。目前工作正常,性能良好,具有通用性、可移植性,有重要的理論及實用價值。
上傳時間： 2013-04-24
上傳用戶：wzr0701
波前處理機是自適應光學系統中實時信號處理和運算的核心，隨著自適應光學系統得發展，波前傳感器的采樣頻率越來越高，這就要求波前處理機必須有更強的數據處理能力以保證系統的實時性。在整個波前處理機的工作流程中，對CCD傳來的實時圖像數據進行實時處理是第一步，也是十分重要的一步。如果不能保證圖像處理的實時性，那么后續的處理過程都無從談起。因此，研制高性能的圖像處理平臺，對波前處理機性能的提高具有十分重要的意義。 論文介紹了本研究課題的背景以及國內外圖像處理技術的應用和發展狀況，接著介紹了傳統的專用和通用圖像處理系統的結構、特點和模型，并通過分析DSP芯片以及DSP系統的特點，提出了基于DSP和FPGA芯片的實時圖像處理系統。該系統不同于傳統基于PC機模式的圖像處理系統，發揮了DSP和FPGA兩者的優勢，能更好地提高圖像處理系統實時性能，同時也最大可能地降低成本。 論文根據圖像處理系統的設計目的、應用需求確定了器件的選型。介紹了主要的器件，接著從系統架構、邏輯結構、硬件各功能模塊組成等方面詳細介紹了DSP+FPGA圖像處理系統硬件設計，并分析了包括各種參數指標選擇、連接方式在內的具體設計方法以及應該注意的問題。 論文在闡述傳輸線理論的基礎上，在制作PCB電路板的過程中，針對高速電路設計中易出現的問題，詳細分析了高速PCB設計中的信號完整性問題，包括反射、串擾等，說明了高速PCB的信號完整性、電源完整性和電磁兼容性問題及其解決方法，進行了一定的理論和技術探討和研究。 論文還介紹了基于FPGA的邏輯設計，包括了圖像采集模塊的工作原理、設計方案和SDRAM控制器的設計，介紹了SDRAM的基本操作和工作時序，重點闡述系統中可編程器件內部模塊化SDRAM控制器的設計及仿真結果。 論文最后描述了硬件系統的測試及調試流程，并給出了部分的調試結果。 該系統主要優點有：實時性、高速性。硬件設計的執行速度，在高速DSP和FPGA中實現信號處理算法程序，保證了系統實時性的實現；性價比高。自行研究設計的電路及硬件系統比較好的解決了高速實時圖像處理的需求。
上傳時間： 2013-04-24
上傳用戶：firstbyte
本文在深入研究MIL-STD-1553B總線傳輸協議以及國外協議芯片設計方法的基礎上，結合目前較流行的EDA技術，基于Xilinx公司Virtex-II系列FPGA完成了1553B總線接口協議設計實現，并自行設計實驗板將所做的設計進行了驗證。論文從專用芯片實現的具體功能出發，結合自頂向下的設計思想，給出基于FPGA的總線接口協議設計的總體方案，并根據功能的需求完成了模塊化設計。文章重點介紹基于FPGA的總線控制器(BC)、遠程終端(RT)、總線監視器(MT)三種類型終端設計，詳細給出其設計邏輯框圖、引腳說明及關鍵模塊的仿真結果，最終通過工作方式選擇信號以及其它控制信號將三種終端結合起來以達到通用接口的功能。本設計使用硬件描述語言(VHDL)進行描述，在此基礎上使用Xilinx專用開發工具對設計進行綜合、布局布線等，最終下載到FPGA芯片XC2V2000中進行實現。 文章最后通過自行搭建的硬件平臺對所做的設計進行詳細的測試驗證，選擇ADSP21161作為主處理器，對。FPGA芯片進行初始化配置以及數據的輸入輸出控制，同時利用示波器觀測FPGA的輸出，完成系統的硬件測試。測試結果表明本文的設計方案是合理、可行的。
上傳時間： 2013-08-03
上傳用戶：kennyplds
串行數字接口SDI是目前使用最廣泛的數字視頻接口。它是遵循SMPTE-259M和EBtJ-Tech-3267標準制定的，己經被世界上眾多數字視頻設備生產廠家普遍采納并作為標準視頻接口，主要用在非線性編輯系統、視頻服務器、虛擬演播室以及數字切換矩陣和數字光端機等場合。 以往的SDI接口在實現方法上有成本高、靈活性低等缺點，針對這些不足，本文在研究串行數字接口工作原理的基礎上，提出了一種基于FPGA的標清串行數字接口(SD-SDI)的設計方案，并使用SOPC Builder構成一個Nios II處理器系統，將SDI接口以IP核形式嵌入到FPGA內部，從而提高系統的集成度，使之具有視頻數據處理速度快、實時性強、性價比高的特點。具體研究內容包括： 1.在分析SDI接口的硬件結構和工作原理的基礎上，提出了串行數字接口的嵌入式系統設計方法，完成了SDI接口卡的FPGA芯片內部配置以及驅動電路、均衡電路、電源電路等硬件電路設計。 2.采用軟邏輯方法實現SDI接口的傳輸功能，進行了具體的模塊化設計與仿真。 3.引入Nios II嵌入式軟核處理器對數據進行處理，設計了視頻圖像數據的采集程序。 該傳輸系統以Altera公司的Cyclone II EP2C35F672C8為核心芯片，通過發送和接收電路的共同作用，能夠完成標清數字視頻信號的傳輸，初步確立了以SDI接口為數據源的視頻信號傳輸系統的整體模式和框架。
上傳時間： 2013-04-24
上傳用戶：標點符號
數字語音通信是當前信息產業中發展最快、普及面最廣的業務。語音信號壓縮編碼是數字語音信號處理的一個方面，它和通信領域聯系最為密切。在現有的語音編碼中，美國聯邦標準混合激勵線性預測（MELP—Mixed Excited Linear Prediction）算法在2．4kb/s的碼率下取得了較好的語音質量，具有廣闊的應用前景。 FPGA作為一種快速、高效的硬件平臺在數字信號處理和通信領域具有著獨特的優勢。現代大容量、高速度的FPGA一般都內嵌有可配置的高速RAM、PLL、LVDS、LVTTL以及硬件乘法累加器等DSP模塊。用FPGA來實現數字信號處理可以很好地解決并行性和速度問題，而且其靈活的可配置特性，使得FPGA構成的DSP系統非常易于修改、測試及硬件升級。 本論文闡述了一種基于FPGA的混合激勵線性預測聲碼器的研究與設計。首先介紹了語音編碼研究的發展狀況以及低速率語音編碼研究的意義，接著在對MELP算法進行深入分析的基礎上，提出了利用DSP Builder在Matlab中建模的思路及實現過程，最后本文把重點放在MELP聲碼器的編解碼器設計上，利用DSP Builder、QuartusⅡ分別設計了其中的濾波器、分幀加窗處理、線性預測分析等關鍵模塊。 在Simulink環境下運用SignalCompiler對編解碼系統進行功能仿真，為了便于仿真，系統中沒有設計的模塊在Simulink中用數學模型代替，仿真結果表明，合成語音信號與原始信號很好的擬合，系統編解碼后語音質量基本良好。
上傳時間： 2013-06-02
上傳用戶：lili1990
<strike id="e0sgw"></strike>