亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

硬件解碼器

  • 霍夫曼編碼:包括畫出霍夫曼樹 編解碼等功能。簡單易用

    霍夫曼編碼:包括畫出霍夫曼樹 編解碼等功能。簡單易用

    標簽:

    上傳時間: 2014-01-23

    上傳用戶:253189838

  • 用DSP2812實現的硬件音樂播放器

    用DSP2812實現的硬件音樂播放器,播放西游記插曲《女兒情》

    標簽: 2812 DSP 硬件 音樂播放器

    上傳時間: 2016-11-26

    上傳用戶:ynwbosss

  • 自己寫一個語言分析解釋器

    自己寫一個語言分析解釋器,開發環境visual c++ 6.0

    標簽:

    上傳時間: 2014-01-21

    上傳用戶:alan-ee

  • 在matlab下模擬hamming codeing的編解碼過程,碼率為7/11,提供初學者學習

    在matlab下模擬hamming codeing的編解碼過程,碼率為7/11,提供初學者學習

    標簽: hamming codeing matlab 11

    上傳時間: 2017-04-29

    上傳用戶:xg262122

  • Linux 影片撥放解碼 Video DVD

    Linux 影片撥放解碼 Video DVD

    標簽: Linux Video DVD

    上傳時間: 2013-12-30

    上傳用戶:BIBI

  • 這是一個交織器/解交織器的FPGA實現

    這是一個交織器/解交織器的FPGA實現,雖然交織器的功能簡單,但是其實現比較復雜

    標簽: FPGA 交織器

    上傳時間: 2013-12-10

    上傳用戶:chenxichenyue

  • 用DSP2812實現的硬件音樂播放器.有完整源程序

    用DSP2812實現的硬件音樂播放器.有完整源程序

    標簽: 2812 DSP 硬件 源程序

    上傳時間: 2014-01-12

    上傳用戶:z1191176801

  • 紅外遙控編解碼全攻略 (彙編)

    紅外遙控編解碼全攻略 (彙編)

    標簽: 紅外遙控編解碼全攻略 (彙編)

    上傳時間: 2015-06-24

    上傳用戶:13034711073

  • 基于FPGA的GSM解擴解調的設計與實現.rar

    擴頻通信系統與常規的通信系統相比,具有很強的抗窄帶干擾,抗多徑干擾,抗人為干擾的能力,并具有信息隱蔽、多址保密通信等優點,在近年來得到了迅速的發展。論文針對直擴通信系統中偽碼和載波同步問題而展開,研究了直擴系統的結構、性能及完成了相關參數的計算,改進了包絡算法,設計了解擴和解調器,最后用ISE9.1實現了解擴和解調器的仿真波形,驗證了設計的正確性。 論文研究了擴頻通信系統的特點、國內外發展現狀及理論基礎,完成了DS-QPSK接收機的解擴器和解調器的設計與實現。解擴器主要圍繞著偽碼的捕獲與跟蹤這一核心,分析了解擴器的結構、性能及其完成了相關參數的計算,完成了數字下變頻器、偽碼發生電路、偽碼相關積分提取電路、多通道快碼捕獲電路、偽碼跟蹤鑒相電路、偽碼時鐘調整電路的設計,并在ISE9.1編程綜合得到仿真結果,驗證了設計的正確性。由于相關積分包絡算法是整個系統的基礎和核心,為了減少時延和系統所占硬件資源,改進了包絡算法并得到了仿真驗證。結果表明,它不但減少了硬件資源的占用、縮短了延時,而且對整個系統的優化起著決定性的作用。論文給出了偽碼同步的仿真結果及資源占用情況,有力地說明了解擴器占用資源少、時延短等特點。 解調器研究了頻偏及載波相位誤差對信號的影響及同步方案,完成了數控振蕩器、反正切鑒頻器、環路濾波器的設計并得到了相關的仿真波形,實現了載波的跟蹤,給出了仿真結果及資源占用情況,對系統實現過程中的一些經驗進行了總結。最后是對論文工作的一些總結和對今后工作的展望。

    標簽: FPGA GSM 解調

    上傳時間: 2013-06-13

    上傳用戶:924484786

  • 交織與解交織的算法研究及FPGA實現

    本文主要研究了數字聲音廣播系統(DAB)內交織器與解交織器的算法及硬件實現方法。時間交織器與解交織器的硬件實現可以有幾種實現方案,本文對其性能進行了分析比較,選擇了一種工程中實用的設計方案進行設計,并將設計結果以FPGA設計驗證。時間解交織器的交織速度、電路面積、占用內存、是設計中主要因素,文中采用了單口SRAM實現,減少了對存儲器的使用,利用lC設計的優化設計方法來改善電路的面積。硬件實現是采用工業EDA標準Top-to-Down設計思想來設計時間解交織,使用verilogHDL硬件描述語言來描述解交織器,用Cadence Nc-verilog進行仿真,Debussy進行debug,在Altera公司的FPGA開發板上進行測試,然后用ASIC實現。測試結果證明:時間解交織器的輸出正確,實現速度較快,占用面積較小。

    標簽: FPGA 算法研究

    上傳時間: 2013-04-24

    上傳用戶:梧桐

主站蜘蛛池模板: 旬邑县| 雷山县| 舟山市| 祥云县| 中方县| 彭泽县| 尼玛县| 云南省| 上蔡县| 宜黄县| 顺义区| 巴中市| 遵化市| 建湖县| 揭西县| 通化市| 徐闻县| 武清区| 乌拉特前旗| 康平县| 深州市| 开原市| 盘山县| 崇阳县| 洛宁县| 罗山县| 昌江| 桓仁| 汶川县| 宁夏| 顺义区| 澄迈县| 长治县| 吉木乃县| 新密市| 通化市| 淮南市| 丹阳市| 南召县| 新昌县| 灵石县|