基于Verilog-HDL的硬件電路的實(shí)現(xiàn)
9.8 基于256點(diǎn)陣的漢字顯示
9.8.1 單個靜止?jié)h字顯示的設(shè)計(jì)原理及其仿真實(shí)現(xiàn)
9.8.2 單個靜止?jié)h字顯示的硬件實(shí)現(xiàn)
9.8.3 多個靜止?jié)h字顯示的設(shè)計(jì)原理及其硬件實(shí)現(xiàn)
9.8.4 單個運(yùn)動漢字顯示的設(shè)計(jì)原理及其硬件實(shí)現(xiàn)
9.8.5 多個運(yùn)動漢字顯示的設(shè)計(jì)原理及其硬件實(shí)現(xiàn)
標(biāo)簽：
Verilog-HDL
漢字顯示
9.8
256
上傳時間：
2013-12-31
上傳用戶：l254587896
