<code id="6sgqg"></code>
DFT(Discrete Fourier Transformation)是數字信號分析與處理如圖形、語音及圖像等領域的重要變換工具,直接計算DFT的計算量與變換區間長度N的平方成正比.當N較大時,因計算量太大,直接用DFT算法進行譜分析和喜好的實時處理是不切實際的.快速傅里葉變換(Fast Fourier Transformation,簡稱FFT)使DFT運算效率提高1~2個數量級.本文的目的就是研究如何應用FPGA這種大規模可編程邏輯器件實現FFT的算法.本設計主要采用先進的基-4DIT算法研制一個具有實用價值的FFT實時硬件處理器.在FFT實時硬件處理器的設計實現過程中,利用遞歸結構以及成組浮點制運算方式,解決了蝶形計算、數據傳輸和存儲操作協調一致問題.合理地解決了位增長問題.同時,采用并行高密度乘法器和流水線(pipeline)工作方式,并將雙端口RAM、只讀ROM全部內置在FPGA芯片內部,使整個系統的數據交換和處理速度得以很大提高,實際合理地解決了資源和速度之間相互制約的問題.本設計采用Verilog HDL硬件描述語言進行設計,由于在設計中采用Xilinx公司提供的稱為Core的IP功能塊極大地提高了設計效率.
上傳時間： 2013-06-20
上傳用戶：小碼農lz
常用的實時數字信號處理的器件有可編程的數字信號處理(DSP)芯片(如AD系列、TI系列)、專用集成電路(ASIC)、現場可編程門陣列(FPGA)等。在工程實踐中,往往要求對信號處理要有高速性、實時性和靈活性,而已有的一些軟件和硬件實現方式則難以同時達到這幾方面的要求。隨著可編程邏輯器件和EDA技術的發展,使用FPGA來實現數字信號處理,既具有實時性,又兼顧了一定的靈活性。FPGA具有的靈活的可編程邏輯可以方便的實現高速數字信號處理,突破了并行處理、流水級數的限制,有效地利用了片上資源,加上反復的可編程能力,越來越受到國內外從事數字信號處理的研究者所青睞。 FIR數字濾波器以其良好的線性特性被廣泛使用,屬于數字信號處理的基本模塊之一。本論文對基于FPGA的FIR數字濾波器實現進行了研究,所做的主要工作如下： 1.介紹了FIR數字濾波器的基本理論和FPGA的基本概況,以及FPGA設計流程、設計指導原則和常用的設計指導思想與技巧。 2.以FIR數字濾波器的基本理論為依據,使用分布式算法為濾波器的硬件實現算法,并對其進行了詳細的討論。針對分布式算法中查找表規模過大的缺點,采用優化分布式算法的多塊查找表方式使得硬件規模極大的減小。 3.設計出一個192階的FIR濾波器實例。其系統要求為：定點16位輸入、定點12位系數、定點16位輸出,采樣率為75MHz。設計用Quartus II軟件進行仿真,并將其仿真結果與Matlab仿真結果進行對比分析。 仿真結果表明,本論文設計的濾波器硬件規模較小,采樣率達到了75MHz。同時只要將查找表進行相應的改動,就能分別實現低通、高通、帶通FIR濾波器,體現了設計的靈活性。
上傳時間： 2013-06-06
上傳用戶：June
隨著社會的進步及移動用戶的迅猛增長，第三代移動通信越來越受到各界的重視。多用戶檢測技術是第三代移動通信中重要的技術之一；常規CDMA接收機采用匹配濾波器的結構，但是這種結構的接收機并沒有考慮到信道中多址干擾的存在，使彼此間影響減少來提高系統容量；而功控的方法也沒有從接收信號中真正去除多址干擾，只能緩解這種矛盾，不能從根本上解決問題。要想真正消除干擾，大幅度提高系統容量，必須通過多址對消和多用戶檢測技術。 本文首先介紹了CDMA的基本原理和多用戶檢測的基本原理。然后重點介紹和分析各種多用戶檢測的原理，然后依據多用戶檢測的四個技術指標對各種多用戶檢測的方法進行比較，從中選擇實現簡單，性能優越的解相關檢測器來作為實現的標的算法。 然后，本文重點研究分析解相關檢測器的原理，給出了實現解相關檢測器的系統設計的流程，其中包括硬件電路的搭建和軟件實現的方法。硬件電路是基于DSP(TI公司的TMS320C5402)和FPGA(Altera公司的EP1K10Q208-3)來完成。軟件部分主要采用C語言來完成。 本文系統研究了多用戶檢測技術，并實現了解相關算法，在理論研究和實際應用方面都有一定的價值。
上傳時間： 2013-07-29
上傳用戶：anpa
波前處理機是自適應光學系統中實時信號處理和運算的核心，隨著自適應光學系統得發展，波前傳感器的采樣頻率越來越高，這就要求波前處理機必須有更強的數據處理能力以保證系統的實時性。在整個波前處理機的工作流程中，對CCD傳來的實時圖像數據進行實時處理是第一步，也是十分重要的一步。如果不能保證圖像處理的實時性，那么后續的處理過程都無從談起。因此，研制高性能的圖像處理平臺，對波前處理機性能的提高具有十分重要的意義。 論文介紹了本研究課題的背景以及國內外圖像處理技術的應用和發展狀況，接著介紹了傳統的專用和通用圖像處理系統的結構、特點和模型，并通過分析DSP芯片以及DSP系統的特點，提出了基于DSP和FPGA芯片的實時圖像處理系統。該系統不同于傳統基于PC機模式的圖像處理系統，發揮了DSP和FPGA兩者的優勢，能更好地提高圖像處理系統實時性能，同時也最大可能地降低成本。 論文根據圖像處理系統的設計目的、應用需求確定了器件的選型。介紹了主要的器件，接著從系統架構、邏輯結構、硬件各功能模塊組成等方面詳細介紹了DSP+FPGA圖像處理系統硬件設計，并分析了包括各種參數指標選擇、連接方式在內的具體設計方法以及應該注意的問題。 論文在闡述傳輸線理論的基礎上，在制作PCB電路板的過程中，針對高速電路設計中易出現的問題，詳細分析了高速PCB設計中的信號完整性問題，包括反射、串擾等，說明了高速PCB的信號完整性、電源完整性和電磁兼容性問題及其解決方法，進行了一定的理論和技術探討和研究。 論文還介紹了基于FPGA的邏輯設計，包括了圖像采集模塊的工作原理、設計方案和SDRAM控制器的設計，介紹了SDRAM的基本操作和工作時序，重點闡述系統中可編程器件內部模塊化SDRAM控制器的設計及仿真結果。 論文最后描述了硬件系統的測試及調試流程，并給出了部分的調試結果。 該系統主要優點有：實時性、高速性。硬件設計的執行速度，在高速DSP和FPGA中實現信號處理算法程序，保證了系統實時性的實現；性價比高。自行研究設計的電路及硬件系統比較好的解決了高速實時圖像處理的需求。
上傳時間： 2013-04-24
上傳用戶：firstbyte
隨著現代工業的高速發展，電力系統的非線性負荷日益增多，嚴重地污染了電網的環境，威脅著電網中的各種電氣設備的安全經濟運行，不論從保證電力系統和供電系統的安全經濟運行或是從保證設備和人身的安全來看，對諧波污染造成的危害影響加以經常監測和限制都是極為迫切的。諧波測量是諧波治理的重要前提條件，也是分析解決諧波治理問題的基本問題。國內外已有各種諧波檢測的研究，形成了多種諧波檢測方法，基于快速傅立葉變化的FFT是當前諧波檢測中應用最為廣泛的一種諧波檢測方法。特別是經過技術補償后的FFT算法，在諧波檢測中具有更好的性能。但該方法在實現上主要是采用通用DSP器件(比如TI公司產品)，其實時性不強，影響了檢測性能。隨著微電子技術和數字信號處理技術的發展，基于FPGA的數字信號處理具有高速、開發簡便、易于形成ASIC等優勢而得到了廣泛的應用。論文在分析諧波測量方法的基礎上，提出了基于FPGA實現電網諧波測量系統。以嵌入式處理器NiosⅡ為核心，實現了電網諧波分析的周期圖功率譜分析方法。在整個系統硬件設計的基礎上，主要完成了基-28點、16點、32的FFT模塊、完成了求模運算模塊以及輸出顯示模塊。通過比較仿真得到的方波、正弦信號的譜結構與實際系統輸出的譜結構，驗證了該實現方法的正確性。
上傳時間： 2013-06-30
上傳用戶：無聊來刷下
這份應用筆記描述了stm32硬件實現特性如電源提供，時鐘管理，重置控制，啟動模式的設置和調試管理。
上傳時間： 2013-06-29
上傳用戶：mhp0114
TMS320F2812 DSP 是運動控制系統很好的硬件支撐平臺,但傳統的DSP 代碼開發周期較長,效率不高。Matlab 公司的Embedded Target for TI C2000 DSP
標簽： Simulink Matlab F2812 2812
上傳時間： 2013-04-24
上傳用戶：13188549192
指紋識別作為生物特征識別的一種，在身份識別上有著其他手段不可比擬的優越性：人的指紋具有唯一性和穩定性；隨著指紋傳感器性能的提高和價格的降低．指紋的采集相對容易；指紋識別算法已經比較成熟
上傳時間： 2013-07-28
上傳用戶：chongcongying
8051系列是至今為止最成功的單片機之一，在FPGA平臺上研究帶硬件浮點運算器的8051是對其在SoC及專用化的方向上的一次邁進。文章首先介紹了8051的基本架構，包括硬件模塊、指令系統、內存分配以及基本外設。然后講解了在設計8051時如何劃分模塊，每個模塊的功能與設計，同時也介紹了如何設計流水線來加速8051的處理速度。對于浮點運算器，文章介紹了IEEE浮點數的表示方法，包括各種特殊值的表示方法以及作用。在探討浮點運算器設計的時候首先是給出了模塊的劃分及其實現的功能，然后以生動的實例介紹了加減乘除四種浮點運算的算法。在介紹完8051與浮點運算器設計以后，文章介紹了如何將浮點運算器集成到8051上，包括硬件上的數據線接口和控制線接口，以及軟件中如何運用硬件浮點運算器。最后文章給出了此設計在ModelSim上的仿真結果以及在CyclonelIFPGA芯片上的驗證過程，可以清楚地看到，與KeilC51軟件庫的浮點運算相比，加法運算從186個時鐘周期減少到4個時鐘周期，減法運算從200個時鐘周期減少到4個時鐘周期，乘法運算從241個時鐘周期減少到4個時鐘周期，而除法則由原來的¨lO個時鐘周期減少到4個時鐘周期，可見硬件浮點運算器使8051在運算能力上有了質的提高。 筆者也在“Google”和“百度”搜索引擎上，以及“維普數據論文網’’上搜索過，都沒有發現有類似的設計，帶硬件浮點運算器的8051可謂是一次創新，希望在實際應用中能有用武之地。
上傳時間： 2013-04-24
上傳用戶：13081287919
freescale單片機硬件設計freescale單片機硬件設計freescale單片機硬件設計
上傳時間： 2013-07-21
上傳用戶：tuilp1a
