亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

硬件加密

硬件加密定義:使用待加密的電子產品之外的硬件電路與待加密的電子產品進行通訊,讓產品內部程序通過通訊數(shù)據(jù)來判斷自己是否應該繼續(xù)執(zhí)行程序。
  • 指紋識別算法的研究及基于FPGA的硬件實現(xiàn)

    隨著圖像處理和模式識別技術的進步,基于生物特征的識別技術成為蓬勃發(fā)展的高技術之一,根據(jù)IBG(InternationalBiometricGroup)組織對生物特征市場的統(tǒng)計和預測,該領域的收入的年增長率30-50%,到2008年,全球總收入將達到46.39億美元。而基于指紋特征的識別技術由于其獨特的可靠性,穩(wěn)定性,方便快捷的特點,恰好符合了市場的需求。目前指紋識別技術是生物識別領域中應用最廣泛的識別技術,也是研究與應用的一個熱點。 SOPC片上可編程系統(tǒng)和嵌入式系統(tǒng)是當前電子設計領域中最熱門的概念。NiosⅡ是Altera公司開發(fā)的一種采用流水線技術、單指令流的RISC嵌入式處理器軟核,可以將它嵌入FPGA內部,與用戶自定義邏輯結合構成一個基于FPGA的片上系統(tǒng)。與嵌入式硬核相比較,嵌入式軟核具有更大的靈活性。而FPGA的高速性、恰恰滿足了指紋識別系統(tǒng)對速度的要求。 本文對指紋識別技術中各個環(huán)節(jié)的算法進行了較為深入的研究,結合NiosⅡ嵌入式處理器的特點,對算法進行了合理的選擇與優(yōu)化,形成了一套完整的指紋識別算法,并提出了一種基于FPGA的指紋識別系統(tǒng)硬件設計方案。 論文的內容主要包括以下幾個方面: 1、對指紋圖像預處理、后處理和匹配算法進行了改進,提高了算法的性能;設計了一種適用于快速匹配的指紋特征數(shù)據(jù)結構;提出了一套基于特征點匹配的指紋識別算法。實驗結果表明該算法速度快、誤識率較低、可靠性較高,可以滿足實用的要求。 2、本著增加系統(tǒng)集成度、減小系統(tǒng)體積、提高便攜性、降低功耗和成本,同時提升系統(tǒng)的性能的原則,使用Altera公司提供的外圍設備IP核配合NiosⅡ處理器軟核搭建了一個單片嵌入式系統(tǒng),然后以內嵌NiosⅡ軟核的FPGA和FPS200指紋采集器為核心芯片,外配片外RAM和Flash存儲器以及小鍵盤和LCD顯示屏等器件,設計了一個便攜式指紋識別系統(tǒng),提出了一套基于FPGA的硬件設計方案。 3、利用NiosⅡ開發(fā)板對硬件設計方案進行了初步的驗證,實現(xiàn)了指紋采集芯片F(xiàn)PS200與FPGA的接口,并進行了算法的移植。 實驗結果表明本文所提出的系統(tǒng)設計方案是可行的。基于FPGA的自動指紋識別系統(tǒng)在速度、功耗、體積、擴展性方面有著獨特的優(yōu)勢,具有廣闊的發(fā)展空間。最后提出了對這一設計繼續(xù)改進的思路和下一步研究的內容。

    標簽: FPGA 指紋識別 法的研究 硬件實現(xiàn)

    上傳時間: 2013-07-28

    上傳用戶:hxy200501

  • 基于DSP和FPGA的自動指紋識別系統(tǒng)硬件設計與實現(xiàn)

    隨著計算機與信息技術的發(fā)展,生物特征識別技術受到了廣泛的關注。指紋識別是生物特征識別中的一項重要內容,一直以來是國內外的研究熱點。 嵌入式自動指紋識別是指指紋識別技術在嵌入式系統(tǒng)上的應用。傳統(tǒng)的嵌入式自動指紋識別系統(tǒng)多采用單片DSP或MIPS處理器來完成算法,由于DSP或MIPS處理器只能根據(jù)程序順序執(zhí)行,在指紋匹配過程中只能和整個庫中的指紋進行一一匹配,因此這類系統(tǒng)在處理較大指紋庫時下匹配時間相當長。為了克服這個缺點,本文構建了浮點DSP和FPGA協(xié)同處理構架的硬件平臺,充分利用DSP在計算上的精確度和FPGA并行處理的特點,由DSP和FPGA共同處理匹配算法。 本文的主要工作如下: 1.設計了一個硬件系統(tǒng),包括DSP處理器、FPGA、指紋傳感器、人機交互接口和USB1.1接口。同時,還設計了各硬件模塊的驅動程序,為應用程序提供控制接口。由于系統(tǒng)中DSP工作頻率為300MHz,其中某些器件的工作頻率達到了100MHz,因此本文還給出了一些信號完整性分析和PCB設計經驗。 2.編寫了Verilog程序,在FPGA中實現(xiàn)了9路指紋的并行匹配。由于FPGA本身的局限性,實現(xiàn)原有匹配算法有很大困難。在簡化原有匹配算法的基礎上本文提出了便于FPGA實現(xiàn)“粗匹配”算法。此外,還設計了用于和DSP通信的接口模塊設計。 3.完成了系統(tǒng)應用程序設計。在使用uC/OS-Ⅱ實時操作系統(tǒng)的基礎上設計了各系統(tǒng)任務,通過調用驅動程序控制和協(xié)調各硬件模塊,實現(xiàn)了自動指紋識別功能。為了便于存放指紋特征信息,設計了指紋庫數(shù)據(jù)結構,實現(xiàn)了指紋庫添加、刪除、編輯的功能。 最終,本系統(tǒng)實現(xiàn)了高效、快速的進行指紋識別,各模塊工作穩(wěn)定。同時,模塊化的軟硬件設計使本系統(tǒng)便于進行二次開發(fā),快速應用于各種場合。

    標簽: FPGA DSP 自動 指紋識別系統(tǒng)

    上傳時間: 2013-06-05

    上傳用戶:guanliya

  • 基于ARM核嵌入式系統(tǒng)的AES算法優(yōu)化

    本文從AES的算法原理和基于ARM核嵌入式系統(tǒng)的開發(fā)著手,研究了AES算法的設計原則、數(shù)學知識、整體結構、算法描述以及AES存住的優(yōu)點利局限性。 針對ARM核的體系結構及特點,對AES算法進行了優(yōu)化設計,提出了從AES算法本身和其結構兩個方面進行優(yōu)化的方法,在算法本身優(yōu)化方面是把加密模塊中的字節(jié)替換運算、列混合運算和解密模塊中的逆列混合運算中原來的復雜的運算分別轉換為簡單的循環(huán)移位、乘和異或運算。在算法結構優(yōu)化方面是在輸入輸山接口上采用了4個32位的寄存器對128bits數(shù)據(jù)進行了并行輸入并行輸出的優(yōu)化設計;在密鑰擴展上的優(yōu)化設計是采用內部擴展,即在進行每一輪的運算過程的同時算出下一輪的密鑰,并把下一輪的密鑰暫存在SRAM里,使得密鑰擴展與加/解密運算并行執(zhí)行;加密和解密優(yōu)化設計是將輪函數(shù)查表操作中的四個操作表查詢工作合并成一個操作表查詢工作,同時為了使加密代碼在解密代碼中可重用,節(jié)省硬件資源,在解密過程中采用了與加密相一致的過程順序。 根據(jù)上述的優(yōu)化設計,基于ARM核嵌入式系統(tǒng)的ADS開發(fā)環(huán)境,提出了AES實現(xiàn)的軟硬件方案、AES加密模塊和解密模塊的實現(xiàn)方案以及測試方案,總結了基于ARM下的高效編程技巧及混合接口規(guī)則,在集成開發(fā)環(huán)境下對算法進行了實現(xiàn),分別得出了初始密鑰為128bits、192bits和256bits下的加密與解密的結果,并得劍了正確驗證。在性能測試的過程中應用編譯器的優(yōu)化選項和其它優(yōu)化技巧優(yōu)化了算法,使算法具有較高的加密速度。

    標簽: ARM AES 嵌入式系統(tǒng) 算法優(yōu)化

    上傳時間: 2013-04-24

    上傳用戶:liansi

  • 基于FPGA的FFT數(shù)字處理器的硬件實現(xiàn)

    DFT(Discrete Fourier Transformation)是數(shù)字信號分析與處理如圖形、語音及圖像等領域的重要變換工具,直接計算DFT的計算量與變換區(qū)間長度N的平方成正比.當N較大時,因計算量太大,直接用DFT算法進行譜分析和喜好的實時處理是不切實際的.快速傅里葉變換(Fast Fourier Transformation,簡稱FFT)使DFT運算效率提高1~2個數(shù)量級.本文的目的就是研究如何應用FPGA這種大規(guī)??删幊踢壿嬈骷崿F(xiàn)FFT的算法.本設計主要采用先進的基-4DIT算法研制一個具有實用價值的FFT實時硬件處理器.在FFT實時硬件處理器的設計實現(xiàn)過程中,利用遞歸結構以及成組浮點制運算方式,解決了蝶形計算、數(shù)據(jù)傳輸和存儲操作協(xié)調一致問題.合理地解決了位增長問題.同時,采用并行高密度乘法器和流水線(pipeline)工作方式,并將雙端口RAM、只讀ROM全部內置在FPGA芯片內部,使整個系統(tǒng)的數(shù)據(jù)交換和處理速度得以很大提高,實際合理地解決了資源和速度之間相互制約的問題.本設計采用Verilog HDL硬件描述語言進行設計,由于在設計中采用Xilinx公司提供的稱為Core的IP功能塊極大地提高了設計效率.

    標簽: FPGA FFT 數(shù)字處理器 硬件實現(xiàn)

    上傳時間: 2013-06-20

    上傳用戶:小碼農lz

  • 基于FPGA的GSM系統(tǒng)信道編碼技術研究

    本論文是以GSM基站系統(tǒng)為對象研究了軟件無線電思想在移動通信中應用的可行性,通過構造一個具有開放性、標準化、模塊化的通用硬件平臺,用軟件來完成各種功能。 本文首先從整體上介紹了GSM移動通信系統(tǒng)及其實現(xiàn)過程,通過大量的Matlab仿真詳細論述了GSM蜂窩通信系統(tǒng)中的語音編碼、信道編碼、交織、加密、調制等技術。 其次,文中介紹了GSM信道編碼規(guī)則,其中重點闡述了CRC、卷積碼和交織碼的基本原理和算法實現(xiàn),并完成了三者編碼譯碼的軟件設計,采用FPGA技術實現(xiàn)并驗證了設計的正確性。 最后,對GMSK調制和解調的原理及特點進行論述,并提出了軟件實現(xiàn)的可行性方案,為下一步的軟件設計打下了堅實的基礎。硬件試驗平臺是軟件實現(xiàn)的基礎,因此,文中進行了詳細的分析與設計,并給出了部分電路設計圖,對相關課題的研究具有一定的指導意義和參考價值。

    標簽: FPGA GSM 信道編碼

    上傳時間: 2013-07-11

    上傳用戶:plsee

  • 基于DSPFPGA的圖像處理電路板硬件設計

    波前處理機是自適應光學系統(tǒng)中實時信號處理和運算的核心,隨著自適應光學系統(tǒng)得發(fā)展,波前傳感器的采樣頻率越來越高,這就要求波前處理機必須有更強的數(shù)據(jù)處理能力以保證系統(tǒng)的實時性。在整個波前處理機的工作流程中,對CCD傳來的實時圖像數(shù)據(jù)進行實時處理是第一步,也是十分重要的一步。如果不能保證圖像處理的實時性,那么后續(xù)的處理過程都無從談起。因此,研制高性能的圖像處理平臺,對波前處理機性能的提高具有十分重要的意義。 論文介紹了本研究課題的背景以及國內外圖像處理技術的應用和發(fā)展狀況,接著介紹了傳統(tǒng)的專用和通用圖像處理系統(tǒng)的結構、特點和模型,并通過分析DSP芯片以及DSP系統(tǒng)的特點,提出了基于DSP和FPGA芯片的實時圖像處理系統(tǒng)。該系統(tǒng)不同于傳統(tǒng)基于PC機模式的圖像處理系統(tǒng),發(fā)揮了DSP和FPGA兩者的優(yōu)勢,能更好地提高圖像處理系統(tǒng)實時性能,同時也最大可能地降低成本。 論文根據(jù)圖像處理系統(tǒng)的設計目的、應用需求確定了器件的選型。介紹了主要的器件,接著從系統(tǒng)架構、邏輯結構、硬件各功能模塊組成等方面詳細介紹了DSP+FPGA圖像處理系統(tǒng)硬件設計,并分析了包括各種參數(shù)指標選擇、連接方式在內的具體設計方法以及應該注意的問題。 論文在闡述傳輸線理論的基礎上,在制作PCB電路板的過程中,針對高速電路設計中易出現(xiàn)的問題,詳細分析了高速PCB設計中的信號完整性問題,包括反射、串擾等,說明了高速PCB的信號完整性、電源完整性和電磁兼容性問題及其解決方法,進行了一定的理論和技術探討和研究。 論文還介紹了基于FPGA的邏輯設計,包括了圖像采集模塊的工作原理、設計方案和SDRAM控制器的設計,介紹了SDRAM的基本操作和工作時序,重點闡述系統(tǒng)中可編程器件內部模塊化SDRAM控制器的設計及仿真結果。 論文最后描述了硬件系統(tǒng)的測試及調試流程,并給出了部分的調試結果。 該系統(tǒng)主要優(yōu)點有:實時性、高速性。硬件設計的執(zhí)行速度,在高速DSP和FPGA中實現(xiàn)信號處理算法程序,保證了系統(tǒng)實時性的實現(xiàn);性價比高。自行研究設計的電路及硬件系統(tǒng)比較好的解決了高速實時圖像處理的需求。

    標簽: DSPFPGA 圖像處理 電路板 硬件設計

    上傳時間: 2013-04-24

    上傳用戶:firstbyte

  • stm32硬件開發(fā)實用指南

    這份應用筆記描述了stm32硬件實現(xiàn)特性如電源提供,時鐘管理,重置控制,啟動模式的設置和調試管理。

    標簽: stm 32 硬件開發(fā)

    上傳時間: 2013-06-29

    上傳用戶:mhp0114

  • 基于FPGA的RSA加密芯片設計與實現(xiàn)

    本文對基于脈動陣列結構的RSA公鑰密碼協(xié)處理器進行了深入的研究,通過對Montgomery模乘思想的深入分析,確定了免減基2算法作為模乘運算實現(xiàn)算法,同時系統(tǒng)的研究了脈動陣列結構這一專用處理器設計模型,結合器件特性設計出一種適于在FPGA上實現(xiàn)的模乘運算電路結構,通過引入流水線技術,實現(xiàn)了兩次模乘運算并行處理。在此基礎上,引入可變參數(shù)的設計理念,完成了可變參數(shù)模冪運算電路的設計與實現(xiàn)工作,有效的提高了算法硬件實現(xiàn)的靈活性。

    標簽: FPGA RSA 加密 芯片設計

    上傳時間: 2013-07-16

    上傳用戶:playboys0

  • 指紋識別認證算法硬件實現(xiàn)

    指紋識別作為生物特征識別的一種,在身份識別上有著其他手段不可比擬的優(yōu)越性:人的指紋具有唯一性和穩(wěn)定性;隨著指紋傳感器性能的提高和價格的降低.指紋的采集相對容易;指紋識別算法已經比較成熟

    標簽: 指紋識別 算法 硬件實現(xiàn)

    上傳時間: 2013-07-28

    上傳用戶:chongcongying

  • 用FPGA實現(xiàn)帶硬件浮點運算器的8051

    8051系列是至今為止最成功的單片機之一,在FPGA平臺上研究帶硬件浮點運算器的8051是對其在SoC及專用化的方向上的一次邁進。文章首先介紹了8051的基本架構,包括硬件模塊、指令系統(tǒng)、內存分配以及基本外設。然后講解了在設計8051時如何劃分模塊,每個模塊的功能與設計,同時也介紹了如何設計流水線來加速8051的處理速度。對于浮點運算器,文章介紹了IEEE浮點數(shù)的表示方法,包括各種特殊值的表示方法以及作用。在探討浮點運算器設計的時候首先是給出了模塊的劃分及其實現(xiàn)的功能,然后以生動的實例介紹了加減乘除四種浮點運算的算法。在介紹完8051與浮點運算器設計以后,文章介紹了如何將浮點運算器集成到8051上,包括硬件上的數(shù)據(jù)線接口和控制線接口,以及軟件中如何運用硬件浮點運算器。最后文章給出了此設計在ModelSim上的仿真結果以及在CyclonelIFPGA芯片上的驗證過程,可以清楚地看到,與KeilC51軟件庫的浮點運算相比,加法運算從186個時鐘周期減少到4個時鐘周期,減法運算從200個時鐘周期減少到4個時鐘周期,乘法運算從241個時鐘周期減少到4個時鐘周期,而除法則由原來的¨lO個時鐘周期減少到4個時鐘周期,可見硬件浮點運算器使8051在運算能力上有了質的提高。 筆者也在“Google”和“百度”搜索引擎上,以及“維普數(shù)據(jù)論文網(wǎng)’’上搜索過,都沒有發(fā)現(xiàn)有類似的設計,帶硬件浮點運算器的8051可謂是一次創(chuàng)新,希望在實際應用中能有用武之地。

    標簽: FPGA 8051 硬件 浮點運算器

    上傳時間: 2013-04-24

    上傳用戶:13081287919

主站蜘蛛池模板: 金溪县| 临漳县| 闽清县| 凤城市| 鸡东县| 茶陵县| 杂多县| 孟津县| 玉龙| 扎兰屯市| 和政县| 揭东县| 温州市| 吉首市| 瑞金市| 广水市| 英山县| 吉水县| 沁源县| 宁陵县| 景谷| 焉耆| 巫山县| 建昌县| 溆浦县| 湟源县| 佛坪县| 双江| 迭部县| 禹州市| 深水埗区| 桦川县| 昌都县| 阜新市| 平果县| 通州市| 南郑县| 五常市| 都昌县| 和田市| 义乌市|