隨著無線通信技術(shù)的不斷發(fā)展和社會需求的日益增長,對通信系統(tǒng)的傳輸質(zhì)量和容量的要求也越來越大。現(xiàn)代通信系統(tǒng)為了追求更高的數(shù)據(jù)速率和頻譜效率,更趨向于采用非恒定包絡(luò)的調(diào)制方式,而非恒定包絡(luò)調(diào)制方式對功率放大器的非線性非常敏感,加上現(xiàn)代通信系統(tǒng)對功率放大器的效率提出了更高的要求,以及功率放大器本身有限的線性度,這就使功率放大器線性化技術(shù)成為無線通信系統(tǒng)的關(guān)鍵技術(shù)之一。 本文對功率放大器的線性化技術(shù)進行了系統(tǒng)的研究。首先,介紹功率放大器的非線性特性、記憶效應產(chǎn)生原理和常見的各種線性化技術(shù),重點研究了目前流行的自適應數(shù)字預失真技術(shù)原理。其次,介紹了功率放大器的無記憶模型和有記憶模型,以及兩種實用的預失真實現(xiàn)方法--查表法和多項式法,在此基礎(chǔ)上重點研究了基于QRD_RLS自適應算法的記憶多項式法預失真技術(shù),對該算法進行了Matlab仿真分析,為后面的FPGA實現(xiàn)奠定基礎(chǔ)。最后,確定了數(shù)字預失真實現(xiàn)的架構(gòu),介紹了與QRD_RLS算法實現(xiàn)相關(guān)的CORDIC技術(shù)、復數(shù)Givens旋轉(zhuǎn)及Systolic陣等原理,詳細闡述了基于CORDIC技術(shù)的復數(shù)QRD_RLS算法的Systolic實現(xiàn),從而在FPGA上實現(xiàn)了數(shù)字預失真。 在軟件無線電思想的指導下,本文利用System Generator軟件完成了基于QRD_RLS算法的記憶多項式法的數(shù)字預失真的FPGA設(shè)計,并且在硬件平臺上檢驗了預失真效果。
標簽: FPGA 射頻功放 數(shù)字預失真
上傳時間: 2013-04-24
上傳用戶:84425894
隨著我國工業(yè)和國民經(jīng)濟的快速發(fā)展,電網(wǎng)負荷急劇增加,特別是沖擊性、非線性負荷所占比重不斷加大,使得供電電壓發(fā)生波動和閃變,嚴重影響著電網(wǎng)的電能質(zhì)量。根據(jù)國際電工委員會(IEC)電磁兼容(EMC)標準IEC61000-3-7以及國標GB12326-2000,電壓波動和閃變己成為衡量電能質(zhì)量的重要指標。 電壓波動和閃變作為衡量電能質(zhì)量的重要指標,能更直接、迅速地反映出電網(wǎng)的供電質(zhì)量。然而,目前國內(nèi)還沒有很好的電壓波動與閃變測量的數(shù)字信號處理方法。為此,論文在深入研究電壓波動和閃變測量技術(shù)的基礎(chǔ)上,提出一種基于Simulink/DSP Builder的數(shù)字信號處理的FPGA設(shè)計方法,利用DSP Builder工具將Simulink的模型文件(.mdl)轉(zhuǎn)化成通用的硬件描述語言VHDL文件,避免了VHDL語言手動編寫系統(tǒng)的煩瑣過程,從而能夠?qū)⒏嗑杏谙到y(tǒng)算法的優(yōu)化上。該方法充分利用Matlab/Simulink系統(tǒng)建模的優(yōu)勢,同時也能夠發(fā)揮FPGA并行執(zhí)行速度快、測量精度高的優(yōu)點。 論文首先介紹了電壓波動和閃變的基木概念、特征量,闡述了電壓波動與閃變的測量原理,分析比較了現(xiàn)有測量方法和裝置的特點和優(yōu)劣。然后依據(jù)電壓波動與閃變測量的IEC標準以及國家標準,在對電壓波動與閃變測量模擬仿真的基礎(chǔ)上研究其數(shù)字化實現(xiàn)方法,即采用數(shù)字濾波的方式在Simulink/DSP Builder工具下設(shè)計電壓波動與閃變測量系統(tǒng)的數(shù)字模型。同時在ModelSim SE6.1d軟件下進行了系統(tǒng)功能仿真,并且在Altera公司的FPGA設(shè)計軟件QuartusⅡ6.0下進行了系統(tǒng)時序仿真。 仿真結(jié)果表明,基于Simulink/DSP Builder窗口化的數(shù)字信號處理的FPGA設(shè)計方案,設(shè)計簡單、快捷高效,能夠滿足電壓波動和閃變測量最初的系統(tǒng)設(shè)計要求,為進一步從事電壓波動和閃變測量研究提供了一種全新的設(shè)計理念,具有一定的理論與現(xiàn)實意義。
上傳時間: 2013-07-10
上傳用戶:笨小孩
隨著數(shù)字化技術(shù)的飛速發(fā)展,數(shù)字視頻信號的傳輸技術(shù)更是受到人們的關(guān)注。相比較其它類型的信息傳輸如文本和數(shù)據(jù),視頻通信需要占用更多的帶寬資源,因此為了實現(xiàn)在帶寬受限的條件下的傳輸,視頻源必須經(jīng)過大量壓縮。盡管現(xiàn)在的網(wǎng)絡(luò)狀況不斷地改善,但相對與快速增長的視頻業(yè)務(wù)而言,網(wǎng)絡(luò)帶寬資源仍然是遠遠不夠的。2003年3月,新一代視頻壓縮標準H.264/AVC的推出,使視頻壓縮研究進入了一個新的層次。H.264標準中包含了很多先進的視頻壓縮編碼方法,與以前的視頻編碼標準相比具有明顯的進步。在相同視覺感知質(zhì)量的情況下,H.264的編碼效率比H.263提高了一倍左右,并且有更好的網(wǎng)絡(luò)友好性。然而,高編碼壓縮率是以很高的計算復雜度為代價的,H.264標準的計算復雜度約為H.263的3倍,所以在實際應用中必須對其算法進行優(yōu)化以減低其計算復雜度。 @@ 本文首先介紹了H.264標準的研究背景,分析了國內(nèi)外H.264硬件系統(tǒng)的研究現(xiàn)狀,并介紹了本文的主要工作。 @@ 接著對H.264編碼標準的理論知識、關(guān)鍵技術(shù)分別進行了介紹。 @@ 對H.264塊匹配運動估計算法進行研究,對經(jīng)典的塊匹配運動估計算法通過對比分析,三步、二維等算法在搜索效率上優(yōu)于全搜索算法,而全搜索算法在數(shù)據(jù)流的規(guī)則性和均勻性有著自己的優(yōu)越性。 @@ 針對塊匹配運動估計全搜索算法的VLSI結(jié)構(gòu)的特點,提出改進的塊匹配運動估計全搜索算法。本文基于對數(shù)據(jù)流的分析,對硬件尋址進行了研究。通過一次完整的全搜索數(shù)據(jù)流分析,改進的塊匹配運動估計算法在時鐘周期、PE資源消耗方面得到優(yōu)化。 @@ 最后基于FPGA平臺對整像素運動估計模塊進行了研究。首先對運動估計模塊結(jié)構(gòu)進行了功能子模塊劃分;然后對每個子模塊進行設(shè)計和仿真和對整個運動估計模塊進行聯(lián)合仿真驗證。 @@關(guān)鍵詞:H.264;FPGA;QuartusⅡ;幀間預測;運動估計;塊匹配
上傳時間: 2013-04-24
上傳用戶:zttztt2005
圖像是人類智能活動重要的信息來源之一,是人類相互交流和認識世界的主要媒體。隨著信息高速公路、數(shù)字地球概念的提出,人們對圖像處理技術(shù)的需求與日劇增,同時VLSI技術(shù)的發(fā)展給圖像處理技術(shù)的應用提供了廣闊的平臺。圖像處理技術(shù)是圖像識別和分析的基礎(chǔ),所以圖像處理技術(shù)對整個圖像工程來說就非常重要,對圖像處理技術(shù)的實現(xiàn)的研究也就具有重要的理論意義與實用價值,包括對傳統(tǒng)算法的改進和硬件實現(xiàn)的研究。仿生算法的興起為圖像處理問題的解決提供了一條十分有效的新途徑;FPGA技術(shù)的發(fā)展為圖像處理的硬件實現(xiàn)提供了有效的平臺。 @@ 本文在詳細介紹鄰域圖像處理算法及其數(shù)據(jù)結(jié)構(gòu)、遺傳算法和蟻群算法基本原理的基礎(chǔ)上,將其應用于圖像增強和圖像分割的圖像處理問題之中,并將其用FPGA技術(shù)實現(xiàn)。論文中采用遺傳算法自適應的確定非線性變換函數(shù)的參數(shù)對圖像進行增強,在采用FPGA來實現(xiàn)的過程中先對系統(tǒng)進行模塊劃分,主要分為初始化模塊、選擇模塊、適應度模塊、控制模塊等,然后利用VHDL語言描述各個功能模塊,為了提高設(shè)計效率,利用IP核進行存儲器設(shè)計,利用DSP Builder進行數(shù)學運算處理。時序控制是整個系統(tǒng)設(shè)計的核心,為盡量避免毛刺現(xiàn)象,各模塊的時序控制都是采用單進程的Moore狀態(tài)機實現(xiàn)的。在圖像分割環(huán)節(jié)中,圖像分割問題轉(zhuǎn)換為求圖像的最大熵問題,采用蟻群算法對改進的最大熵確定的適應度函數(shù)進行優(yōu)化,并對基于FPGA和蟻群算法實現(xiàn)圖像分割的各個模塊設(shè)計進行了詳細介紹。 @@ 對實驗結(jié)果進行分析表明遺傳算法和蟻群算法在數(shù)字圖像處理中的使用明顯改善了處理的效果,在利用FPGA實現(xiàn)遺傳算法和蟻群算法的整個設(shè)計過程中由于充分發(fā)揮了FPGA的并行計算能力及流水線技術(shù)的應用,大大提高算法的運行速度。 @@關(guān)鍵詞:圖像處理;遺傳算法;蟻群算法;FPGA
標簽: FPGA 數(shù)字圖像處理
上傳時間: 2013-06-03
上傳用戶:小火車啦啦啦
隨著中國二代導航系統(tǒng)的建設(shè),衛(wèi)星導航的應用將普及到各個行業(yè),具有自主知識產(chǎn)權(quán)的衛(wèi)星導航接收機的研究與設(shè)計是該領(lǐng)域的一個研究熱點。在接收機的設(shè)計中,對于成熟技術(shù)將利用ASIC芯片進行批量生產(chǎn),該芯片是專用芯片,一旦制造成型不能改變。但是對于正在研究的接收機技術(shù),特別是在需要利用接收機平臺進行提高接收機性能研究時,利用FPGA通用可編程門陣列芯片是非常方便的。在FPGA上的研究成果,一旦成熟可以很方便的移植到ASIC芯片,進行批量生產(chǎn)。本課題就是基于FPGA研究GPS并行捕獲技術(shù)的硬件電路,著重進行了其中一個捕獲通道的設(shè)計和實現(xiàn)。 GPS信號捕獲時間是影響GPS接收機性能的一個關(guān)鍵因素,尤其是在高動態(tài)和實時性要求高的應用中或者對弱GPS信號的捕獲方面。因此,本文在滑動相關(guān)法基礎(chǔ)上引出了基于FFT的并行快速捕獲方法,采用自頂向下的方法對系統(tǒng)進行總體功能劃分和結(jié)構(gòu)設(shè)計,并采用自底向上的方法對系統(tǒng)進行功能實現(xiàn)和驗證。 本課題以Xilinx公司的Spartan3E開發(fā)板為硬件開發(fā)平臺,以ISE9.2i為軟件開發(fā)平臺,采用Verilog HDL編程實現(xiàn)該系統(tǒng)。并利用Nemerix公司的GPS射頻芯片NJ1006A設(shè)計制作了GPS中頻信號產(chǎn)生平臺。該平臺可實時地輸出采樣頻率為16.367MHz的GPS數(shù)字中頻信號。 本課題主要是基于采樣率變換和FFT實現(xiàn)對GPS C/A碼的捕獲。該算法利用平均采樣的方法,將信號的采樣率降低到1.024 MHz,在低采樣率下利用成熟的1024點FFT IP核對C/A碼進行粗捕,給出GPS信號的碼相位(精度大約為1/4碼片)和載波的多普勒頻率,符合GPS后續(xù)跟蹤的要求。 同時,由于FFT算法是以資源換取時間的方法來提高GPS捕獲速度的,所以在設(shè)計時,合理地采用FPGA設(shè)計思想與技巧優(yōu)化系統(tǒng)。基于實用性的要求,詳細的給出了基于FFT的GPS并行捕獲各個模塊的實現(xiàn)原理、實現(xiàn)結(jié)構(gòu)以及仿真結(jié)果。并達到降低系統(tǒng)硬件資源,能夠快速、高效地實現(xiàn)對GPS C/A碼捕獲的要求。 本研究是導航研究所承擔的國家863課題“利用多徑信號提高GNSS接收機性能的新技術(shù)研究”中關(guān)于接收機信號捕獲算法的一部分,對接收機的設(shè)計具有一定的參考價值。
上傳時間: 2013-07-22
上傳用戶:user08x
通信與信息技術(shù)行業(yè)飛速發(fā)展,已成為我國支柱產(chǎn)業(yè)之一。隨著該行業(yè)的迅速發(fā)展,社會對具備實際動手能力人才的需求也不斷增加,高校通信教學改革勢在必行。在最初的通信原理實驗設(shè)備中每個實驗獨立占用一塊硬件資源,隨著EDA技術(shù)的發(fā)展,實驗設(shè)備廠商將CPLD/FPGA技術(shù)作為獨立的一項實驗內(nèi)容,加入到通信原理實驗設(shè)備中。FPGA技術(shù)具備集成度高、速度快和現(xiàn)場可編程的優(yōu)勢,適合高集成度和高速的時序運算。本文總結(jié)現(xiàn)有通信原理實驗設(shè)備的優(yōu)缺點,采用FPGA技術(shù)設(shè)計出集驗證性和設(shè)計性于一體,具備較高的綜合性和系統(tǒng)性的通信原理實驗系統(tǒng)。 本系統(tǒng)提供了一個開放性的硬件、軟件平臺,從培養(yǎng)學生實際動手能力出發(fā),利用FPGA在通用的硬件上實現(xiàn)所有實驗內(nèi)容。學生在本系統(tǒng)上除了能完成已固化的實驗內(nèi)容,還可以實現(xiàn)電子設(shè)計開發(fā)和驗證。這對培養(yǎng)學生的實踐能力大有裨益。 本文結(jié)合數(shù)字通信系統(tǒng)基本模型,把基于FPGA的通信原理實驗系統(tǒng)劃分為信號源模塊、發(fā)送端模塊、信道仿真模塊、接收端模塊和同步模塊幾部分。其中,模擬信號源采用DDS技術(shù),能夠生成非常高的頻率精度,可作為任意波形發(fā)生器。發(fā)送端和接收端模塊結(jié)合到一起組成多體制調(diào)制解調(diào)器,形成多頻段、多波形的軟件無線電系統(tǒng)。載波同步采用全數(shù)字COSTAS環(huán)提取技術(shù),具備良好的載波跟蹤特性,利用對載波相位不敏感 的Gardner算法跟蹤位同步信號。 本文首先介紹了通信原理實驗系統(tǒng)的研究現(xiàn)狀和意義;然后根據(jù)通信系統(tǒng)模型從《通信原理》各個章節(jié)中提煉出各模塊的實驗內(nèi)容,分別列出各實驗的數(shù)字化實現(xiàn)模型;繼而根據(jù)各模塊資源需求選取合適FPGA芯片,并給出硬件設(shè)計方案;最后,給出各模塊在FPGA上具體實現(xiàn)過程、系統(tǒng)測試結(jié)果及分析。測試和實際運行結(jié)果表明設(shè)計方法正確,且功能和技術(shù)指標滿足設(shè)計要求。 關(guān)鍵詞:通信原理,實驗系統(tǒng),F(xiàn)PGA,DDS,多體制調(diào)制解調(diào),全數(shù)字COSTAS環(huán),位同步
標簽: FPGA 通信原理 實驗系統(tǒng)
上傳時間: 2013-07-07
上傳用戶:evil
矩陣運算是描述許多工程問題中不可缺少的數(shù)學關(guān)系,矩陣運算具有執(zhí)行效率好、速度快、集成度高等優(yōu)點,并且隨著動態(tài)可配置技術(shù)的發(fā)展,靈活性也有了很大的提高。因此,尋找矩陣運算的高速實現(xiàn)方法是具有很大的現(xiàn)實意義,能夠為高速運算應用提供技術(shù)支持。 為了提高研究成果的實用性與商用性,本文主要針對某種體積小、運算速度和性能要求很高的特殊場合設(shè)計并實現(xiàn)基于FPGA的矩陣運算功能。通過系統(tǒng)地研究FPGA功能結(jié)構(gòu)、設(shè)計原理、DSP接口、IEEE-754標準,深入學習浮點數(shù)及矩陣的基礎(chǔ)運算以及硬件編程語言等內(nèi)容,根據(jù)矩陣運算的特點和原理,討論了硬件設(shè)計方面重點對具體核心器件結(jié)構(gòu)、特點以及有關(guān)FPGA的設(shè)計流程和控制器Verilog HDL硬件編程語言代碼方面內(nèi)容,確定了基于FPGA浮點運算及矩陣運算單元的Verilog HDL設(shè)計方法,在Quartus II平臺上對其仿真、記錄運算結(jié)果,并對采集到的數(shù)據(jù)結(jié)果進行了深入分析與總結(jié)。 本設(shè)計通過幾種矩陣算法利用FPGA和MATLAB分別進行了實現(xiàn)測試,驗證了設(shè)計結(jié)果的正確性,證明了本設(shè)計中矩陣運算速率的實用性與高效性,提高了系統(tǒng)資源利用率和系統(tǒng)可靠性,為今后在工程、軍事、通訊等生產(chǎn)生活各個領(lǐng)域應用打下良好基礎(chǔ)。
上傳時間: 2013-07-07
上傳用戶:xuanjie
互聯(lián)網(wǎng)、移動通信、星基導航是21世紀信息社會的三大支柱產(chǎn)業(yè),而GPS系統(tǒng)的技術(shù)水平和發(fā)展歷程代表著全世界衛(wèi)星導航系統(tǒng)的發(fā)展狀況。目前,我國已經(jīng)成為GPS的使用大國,衛(wèi)星導航產(chǎn)業(yè)鏈也已基本形成。然而,我們對GPS核心技術(shù)(即如何捕獲衛(wèi)星信號并保持對信號的跟蹤)的研究還不夠深入,我國GPS產(chǎn)品的核心部分多數(shù)還是靠進口。因此,對GPS核心技術(shù)的研究是非常緊迫的。 本文首先介紹了GPS的定位原理,之后闡述了GPS接收機的基本原理一直接擴頻通信和GPS信號的結(jié)構(gòu)與特性。從這些方面出發(fā)研究接收機基帶處理器的捕獲與跟蹤設(shè)計方案。 設(shè)計過程中,先詳細分析了滑動相關(guān)的捕獲算法和基于FFT的快速捕獲算法,并利用matlab進行了驗證。由于前者靈活性好且可捕獲到高精度的碼相位和載波頻率,適合于本文的硬件接收機,所以本文確定了滑動相關(guān)的捕獲方案。 接著分析了跟蹤環(huán)路的特點,跟蹤模塊采用碼跟蹤環(huán)和載波跟蹤環(huán)耦合的方法實現(xiàn)。由于GPS系統(tǒng)通常工作在非常低的信噪比環(huán)境中,而非相干環(huán)在低信噪比下環(huán)路跟蹤性能較好,所以碼跟蹤環(huán)采用非相干(DDLL)環(huán)實現(xiàn)。這種跟蹤環(huán)路采用的鑒相器是能量鑒相器,對數(shù)據(jù)的調(diào)制和載波相位都不敏感,鑒相器不會產(chǎn)生不確定量。由于輸入信號存在180°相位翻轉(zhuǎn),而COSTAS鎖相環(huán)允許數(shù)據(jù)調(diào)制,對I支路和Q支路信號的180°相位翻轉(zhuǎn)不敏感,所以載波跟蹤環(huán)采用COSTAS鎖相環(huán)實現(xiàn)。上述算法在matlab環(huán)境下得到了驗證。 基帶處理器電路的主要模塊在Quartus II8.0開發(fā)平臺上利用VHDL硬件描述語言實現(xiàn)。然后利用EDA仿真工具ModelSim-Altera6.1g進行了邏輯仿真。本設(shè)計滿足系統(tǒng)功能和性能的要求,可以直接用于實時GPS接收機系統(tǒng)的設(shè)計中,為自主設(shè)計GPS接收機奠定了基礎(chǔ)。 最后,由于在弱電磁環(huán)境下,捕獲失鎖后32PPS信號會丟失。所以設(shè)計了一個能授時和守時的算法去得到與GPS時同步的精確授時秒信號。并且實現(xiàn)了這個算法。
上傳時間: 2013-04-24
上傳用戶:zuozuo1215
PID算法自從問世以來,一直受到廣泛的關(guān)注。隨著現(xiàn)代控制理論及智能控制技術(shù)的發(fā)展,PID算法也得到了長足的發(fā)展。結(jié)合傳統(tǒng)的PID控制算法,針對特定的控制領(lǐng)域,出現(xiàn)了一些新的控制算法,模糊PID控制算法就是在此基礎(chǔ)上漸漸形成并凸顯其控制特色。 同時隨著微電子技術(shù)的發(fā)展,現(xiàn)場可編程邏輯器件FPGA的發(fā)展及其EDA技術(shù)的日漸成熟,為集成控制芯片開拓了廣闊的發(fā)展空間。FPGA的發(fā)展為基于硬件的算法模塊的實現(xiàn)提供了可能性,同時節(jié)省了外圍的電路,使算法模塊的集成度大大提高。 本文針對當前國內(nèi)外在算法研究方面的熱點問題,對模糊PID算法進行了深入的分析和研究。通過對汽輪機調(diào)節(jié)系統(tǒng)的結(jié)構(gòu)分析,對其進行了數(shù)學建模。采用某汽輪機的實際設(shè)計運行參數(shù),利用Matlab仿真軟件,對該汽輪機的數(shù)學模型進行了甩負荷動態(tài)特性仿真。仿真結(jié)果表明,模糊PID可以更好地解決汽輪發(fā)電機組在甩負荷過程中由于機組轉(zhuǎn)子飛升量太大而導致危急保安裝置動作,使得汽輪發(fā)電機組意外停機的問題,能夠保證汽輪發(fā)電機組在意外甩負荷時機組正常的機械運轉(zhuǎn)。根據(jù)模糊控制理論的特點及EDA技術(shù)和FPGA可編程邏輯器件的發(fā)展現(xiàn)狀,提出了在FPGA上實現(xiàn)模糊PID算法的具體實現(xiàn)方案。在綜合分析算法特性的基礎(chǔ)上,選擇Altera公司生產(chǎn)的CycloneⅡ系列中的EP2C35F672C6作為目標芯片,利用分層模塊化設(shè)計思想,在Altera公司提供的QuartusⅡ開發(fā)環(huán)境中,利用原理圖設(shè)計輸入和VHDL設(shè)計輸入相結(jié)合的方式實現(xiàn)了模糊PID控制算法,同時分別對實現(xiàn)的各個功能模塊和整個算法模塊進行了功能時序仿真。根據(jù)仿真結(jié)果分析,該設(shè)計實現(xiàn)了的模糊PID控制功能。 該控制算法模塊的FPGA實現(xiàn)很好的避免了因CPU或者其它問題導致算法程序跑飛、程序死循環(huán)、復位不可靠等問題,提高了控制的可靠性。同時加強了模塊的通用性,減少了系統(tǒng)硬件開發(fā)周期,節(jié)省了外圍設(shè)備的電路,降低了設(shè)計開發(fā)成本。
上傳時間: 2013-07-21
上傳用戶:thinode
在圖像處理、數(shù)據(jù)傳輸、雷達接收等現(xiàn)代信號處理領(lǐng)域,對信號處理的穩(wěn)定性、實時性和靈活性都有很高的要求。FIR數(shù)字濾波器因其線性相位特性滿足了現(xiàn)代信號處理領(lǐng)域?qū)V波器的高性能要求,成為應用最廣泛的數(shù)字濾波器之一。高密度的FPGA兼顧實時性和靈活性,為FIR數(shù)字濾波器的實現(xiàn)提供了強大的硬件支持。 現(xiàn)今FIR數(shù)字濾波器的FPGA實現(xiàn)方法中最常用的是基于DA的實現(xiàn)方法和基于CSD編碼的實現(xiàn)方法,本文對這兩種實現(xiàn)方法進行了深入的探討,并進行了一定的改進。本論文所做的主要工作和創(chuàng)新如下: 1、對FIR數(shù)字濾波器的硬件實現(xiàn)方法進行了理論研究,其中著重對并行FIR數(shù)字濾波器的實現(xiàn)方法進行了深入探討并提出了一個改進的實現(xiàn)方法:基于CSD-DA的改進實現(xiàn)方法。這個實現(xiàn)方法在一定情況下比單純的基于CSD編碼的實現(xiàn)方法和基于DA的實現(xiàn)方法都要節(jié)約芯片面積。 2、經(jīng)過電路建模和數(shù)學推導提出了“CSD-DA擇優(yōu)比較法”。該比較法可以從基于CSD編碼的實現(xiàn)方法、基于DA的實現(xiàn)方法以及基于CSD-DA的改進實現(xiàn)方法中較精確的選擇出最佳實現(xiàn)方法。 3、用Cyclone EPEC6Q240C8芯片和音頻編解碼芯片TLV320AIC23B實現(xiàn)了一個可以濾除音頻信號中高頻噪聲的音頻FIR數(shù)字低通濾波器。
標簽: FPGA FIR 數(shù)字濾波器
上傳時間: 2013-06-07
上傳用戶:zhangyi99104144
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1