專輯類-實(shí)用電子技術(shù)專輯-385冊(cè)-3.609G -電子制作實(shí)例集錦-傅勁松-175頁(yè)-27.4M.pdf
上傳時(shí)間： 2013-06-24
上傳用戶：iswlkje
專輯類-國(guó)標(biāo)類相關(guān)專輯-313冊(cè)-701M GB-T4677.7-1984-印制板鍍層附著里實(shí)驗(yàn)方法-膠帶法.pdf
上傳時(shí)間： 2013-07-24
上傳用戶：qin1208
該文在全面介紹和評(píng)述電力系統(tǒng)微機(jī)保護(hù)原理及其發(fā)展趨勢(shì)的基礎(chǔ)上,對(duì)電力系統(tǒng)中大量應(yīng)用的35KV及以下電壓等級(jí)的電力變壓器的繼電保護(hù)進(jìn)行了專門研究.根據(jù)這一類電力變壓器的運(yùn)行特點(diǎn),吸取以往各種保護(hù)方法的長(zhǎng)處,提出了一套適合于35KV及以下電壓等級(jí)的電力變壓器保護(hù)方案.該方案進(jìn)一步優(yōu)化了變壓器保護(hù)的配置原則,提高了保護(hù)的可靠性:同時(shí)還在此基礎(chǔ)上,通過對(duì)交流電量短數(shù)據(jù)窗傅氏算法及其適用范圍的分析和仿真計(jì)算,提出了一種適用于電力變壓器諧波分量計(jì)算的算法.以所制定的保護(hù)方案為依據(jù),提出了以80C196KC單片機(jī)為核心的微機(jī)變壓器保護(hù)裝置的具體實(shí)現(xiàn)方法.并對(duì)保護(hù)裝置的硬件系統(tǒng)設(shè)計(jì)和軟件模塊設(shè)計(jì)進(jìn)行了詳細(xì)的研究.在硬件設(shè)計(jì)方面,采用了新型圖形點(diǎn)陣液晶顯示器(LCM)和帶有RAM并具有掉電保護(hù)功能的實(shí)時(shí)時(shí)鐘電路,采用了方便可靠的RS485串行通信接口,增強(qiáng)了裝置的通信功能,滿足了電力系統(tǒng)綜合自動(dòng)化對(duì)保護(hù)裝置的要求.在軟件設(shè)計(jì)方面,采用了優(yōu)化的快速算法,人機(jī)會(huì)話中采用了菜單技術(shù),增加了完善的自診斷功能,使該裝置具有很高的準(zhǔn)確性和可靠性,并在操作上更加簡(jiǎn)明方便.該裝置將變壓器運(yùn)行工況監(jiān)測(cè)與繼電保護(hù)相結(jié)合,體現(xiàn)了新一代微機(jī)保護(hù)裝置的設(shè)計(jì)思想.經(jīng)有關(guān)部門實(shí)驗(yàn)測(cè)試,該裝置測(cè)量精確,動(dòng)作快速準(zhǔn)確,性能達(dá)到設(shè)計(jì)要求.
標(biāo)簽： 電力變壓器 微機(jī)保護(hù) 裝置
上傳時(shí)間： 2013-04-24
上傳用戶：zzbbqq99n
本文研究的課題主要是基于ARM平臺(tái)和GSM短消息之上的遠(yuǎn)程電機(jī)數(shù)據(jù)采集和實(shí)時(shí)監(jiān)控。應(yīng)用背景是城市污水泵站的無線監(jiān)測(cè)和控制系統(tǒng)的實(shí)現(xiàn)需求，該系統(tǒng)采用分布式控制技術(shù)和無線通訊的方式，統(tǒng)一調(diào)配全市污雨水的排放，汛期社會(huì)效益非常突出。但是采用專用無線通訊設(shè)備，專用性很強(qiáng)且價(jià)格較為昂貴，無法實(shí)現(xiàn)高速聯(lián)接，不易于更新?lián)Q代。 對(duì)于眾多城市的雨污水泵站控制系統(tǒng)，本文提出的低成本的智能控制系統(tǒng)和GSM短消息相結(jié)合的技術(shù)非常實(shí)用。它可以有效地減輕工作人員的勞動(dòng)強(qiáng)度，降低企業(yè)的生產(chǎn)成本。同時(shí)，GSM網(wǎng)絡(luò)所具有的強(qiáng)大功能，人們可以期待高度開放、使用靈活方便、功能強(qiáng)大的低成本智能控制系統(tǒng)的出現(xiàn)，特別是在舊有泵站的技術(shù)改造中。 在本文中主要就這一技術(shù)的幾個(gè)關(guān)鍵部分比如被控電機(jī)的數(shù)據(jù)采集和監(jiān)控信息的短消息編解碼傳輸做了深入探討。對(duì)GSM短消息協(xié)議的研究和編解碼傳輸?shù)膶?shí)現(xiàn)是本文研究的難點(diǎn)和重點(diǎn)。GSM短消息協(xié)議是一個(gè)很復(fù)雜的通信協(xié)議，要想掌握它還必須理解GSM系統(tǒng)協(xié)議的相關(guān)部分，這就要求研究者必須有比較深厚的通信技術(shù)知識(shí)。
上傳時(shí)間： 2013-06-19
上傳用戶：gonuiln
斷路器是電力系統(tǒng)中重要的控制和保護(hù)設(shè)備，對(duì)維護(hù)電力系統(tǒng)的安全、穩(wěn)定和可靠運(yùn)行起著重要的作用。如何使斷路器高度智能化，并且更安全和可靠，是電力系統(tǒng)保護(hù)的發(fā)展要求，也是本論文研究的目的。 本文在深入研究了智能斷路器國(guó)內(nèi)外發(fā)展?fàn)顩r的基礎(chǔ)上，精心設(shè)計(jì)了以數(shù)字信號(hào)處理器DSP和復(fù)雜可編程邏輯器件CPLD為核心的系統(tǒng)硬件。DSP是智能斷路器測(cè)控單元的核心器件，它實(shí)現(xiàn)斷路器的各種保護(hù)、報(bào)警、顯示與控制功能。CPLD完成狀態(tài)量的監(jiān)測(cè)，以及各種邏輯信號(hào)的輸出。兩種器件相互配合使得斷路器系統(tǒng)更加智能化。研究了斷路器測(cè)控單元的測(cè)量原理及保護(hù)算法，并進(jìn)行了具體的硬件和軟件模塊的設(shè)計(jì)，旨在實(shí)現(xiàn)斷路器的智能保護(hù)、遠(yuǎn)程控制和集中管理。本設(shè)計(jì)以TI公司的DSP芯片TMS320LF2407為核心。硬件設(shè)計(jì)主要包括信號(hào)調(diào)理模塊設(shè)計(jì)、信號(hào)采樣模塊設(shè)計(jì)、保護(hù)執(zhí)行模塊設(shè)計(jì)、CPLD模塊設(shè)計(jì)和輸入輸出模塊設(shè)計(jì)。并且利用TMS320LF2407本身具有的CAN2.0模塊，通過CAN總線實(shí)現(xiàn)斷路器和上位機(jī)的通信，實(shí)現(xiàn)遙測(cè)、遙調(diào)、遙控、遙信等“四遙”功能。軟件采用模塊化設(shè)計(jì)，每一個(gè)模塊相對(duì)獨(dú)立，完成某個(gè)特定功能，便于維護(hù)和添加新功能，并且調(diào)試靈活方便。文中給出了主程序及各個(gè)子程序的流程圖，其中子程序有數(shù)據(jù)采集子程序、FFT計(jì)算子程序、液晶顯示子程序、短路瞬時(shí)保護(hù)子程序、過載長(zhǎng)延時(shí)保護(hù)子程序、接地故障保護(hù)子程序和短路短延時(shí)保護(hù)子程序等。并且設(shè)計(jì)中充分考慮了斷路器工作環(huán)境的惡劣性，分析了各種干擾的來源，并針對(duì)各種干擾采取了對(duì)應(yīng)的軟件和硬件的抗干擾措施。最后，為了驗(yàn)證全波傅氏算法能否滿足電網(wǎng)數(shù)據(jù)處理精度的要求，利用MATLAB搭建仿真平臺(tái)，對(duì)其進(jìn)行了仿真。結(jié)果表明全波傅氏算法能達(dá)到系統(tǒng)的要求。
標(biāo)簽： 智能斷路器 關(guān)鍵技術(shù)
上傳時(shí)間： 2013-04-24
上傳用戶：BK094
現(xiàn)場(chǎng)可編程門陣列(FPGA，F(xiàn)ield Programmable Gate Array)是可編程邏輯器件的一種，它的出現(xiàn)是隨著微電子技術(shù)的發(fā)展，設(shè)計(jì)與制造集成電路的任務(wù)已不完全由半導(dǎo)體廠商來獨(dú)立承擔(dān)。系統(tǒng)設(shè)計(jì)師們更愿意自己設(shè)計(jì)專用集成電路(ASIC，Application Specific Integrated Circuit)．芯片，而且希望ASIC的設(shè)計(jì)周期盡可能短，最好是在實(shí)驗(yàn)室里就能設(shè)計(jì)出合適的ASIC芯片，并且立即投入實(shí)際應(yīng)用之中?，F(xiàn)在，F(xiàn)PGA已廣泛地運(yùn)用于通信領(lǐng)域、消費(fèi)類電子和車用電子。 本文中涉及的I/O端口模塊是FPGA中最主要的幾個(gè)大模塊之一，它的主要作用是提供封裝引腳到CLB之間的接口，將外部信號(hào)引入FPGA內(nèi)部進(jìn)行邏輯功能的實(shí)現(xiàn)并把結(jié)果輸出給外部電路，并且根據(jù)需要可以進(jìn)行配置來支持多種不同的接口標(biāo)準(zhǔn)。FPGA允許使用者通過不同編程來配置實(shí)現(xiàn)各種邏輯功能，在IO端口中它可以通過選擇配置方式來兼容不同信號(hào)標(biāo)準(zhǔn)的I/O緩沖器電路?？傮w而言，可選的I/O資源的特性包括：IO標(biāo)準(zhǔn)的選擇、輸出驅(qū)動(dòng)能力的編程控制、擺率選擇、輸入延遲和維持時(shí)間控制等。 本文是關(guān)于FPGA中多標(biāo)準(zhǔn)兼容可編程輸入輸出電路(Input/Output Block)的設(shè)計(jì)和實(shí)現(xiàn)，該課題是成都華微電子系統(tǒng)有限公司FPGA大項(xiàng)目中的一子項(xiàng)，目的為在更新的工藝水平上設(shè)計(jì)出能夠兼容單端標(biāo)準(zhǔn)的I/O電路模塊；同時(shí)針對(duì)以前設(shè)計(jì)的I/O模塊不支持雙端標(biāo)準(zhǔn)的缺點(diǎn)，要求新的電路模塊中擴(kuò)展出雙端標(biāo)準(zhǔn)的部分。文中以低壓雙端差分標(biāo)準(zhǔn)(LVDS)為代表構(gòu)建雙端標(biāo)準(zhǔn)收發(fā)轉(zhuǎn)換電路，與單端標(biāo)準(zhǔn)比較，LVDS具有很多優(yōu)點(diǎn)： (1)LVDS傳輸?shù)男盘?hào)擺幅小，從而功耗低，一般差分線上電流不超過4mA，負(fù)載阻抗為100Ω。這一特征使它適合做并行數(shù)據(jù)傳輸。 (2)LVDS信號(hào)擺幅小，從而使得該結(jié)構(gòu)可以在2.5V的低電壓下工作。 (3)LVDS輸入單端信號(hào)電壓可以從0V到2.4V變化，單端信號(hào)擺幅為400mV，這樣允許輸入共模電壓從0.2V到2.2V范圍內(nèi)變化，也就是說LVDS允許收發(fā)兩端地電勢(shì)有±1V的落差。 本文采用0.18μm1.8V/3.3V混合工藝，輔助Xilinx公司FPGA開發(fā)軟件ISE，設(shè)計(jì)完成了可以用于Virtex系列各低端型號(hào)FPGA的IOB結(jié)構(gòu)，它有靈活的可配置性和出色的適應(yīng)能力，能支持大量的I/O標(biāo)準(zhǔn)，其中包括單端標(biāo)準(zhǔn)，也包括雙端標(biāo)準(zhǔn)如LVDS等。它具有適應(yīng)性的優(yōu)點(diǎn)、可選的特性和考慮到被文件描述的硬件結(jié)構(gòu)特征，這些特點(diǎn)可以改進(jìn)和簡(jiǎn)化系統(tǒng)級(jí)的設(shè)計(jì)，為最終的產(chǎn)品設(shè)計(jì)和生產(chǎn)打下基礎(chǔ)。設(shè)計(jì)中對(duì)包括20種IO標(biāo)準(zhǔn)在內(nèi)的各電器參數(shù)按照用戶手冊(cè)描述進(jìn)行仿真驗(yàn)證，性能參數(shù)已達(dá)到預(yù)期標(biāo)準(zhǔn)。
標(biāo)簽： FPGA 標(biāo)準(zhǔn) 可編程
上傳時(shí)間： 2013-05-15
上傳用戶：shawvi
隨著數(shù)字電子技術(shù)的發(fā)展，數(shù)字信號(hào)處理廣泛應(yīng)用于聲納、雷達(dá)、通訊語(yǔ)音處理和圖像處理等領(lǐng)域。快速傅立葉變換(Fast Fourier Transform，F(xiàn)FT)在數(shù)字信號(hào)處理系統(tǒng)中起著很重要的作用，F(xiàn)FT 有效地提高了離散傅立葉變換(Discret Fourier Transform，DFT)的運(yùn)算效率。 處理器一般要求具有高速度、高精度、大容量和實(shí)時(shí)處理的性能，而現(xiàn)場(chǎng)可編程門陣列(Field Programmable Gate Array，F(xiàn)PGA)是近年來迅速發(fā)展起來的新型可編程器件，在處理大規(guī)模數(shù)據(jù)方面，有極大的優(yōu)勢(shì)。論文采用了在FPGA中實(shí)現(xiàn)FFT算法的方案。 數(shù)字信號(hào)處理板的硬件電路設(shè)計(jì)是本論文的重要部分之一。在介紹了FFT以及波束形成的基本原理和基本方法的基礎(chǔ)上，根據(jù)實(shí)時(shí)處理的要求，給出了數(shù)字信號(hào)處理板的硬件設(shè)計(jì)方案并對(duì)硬件電路的實(shí)現(xiàn)進(jìn)行了分析和說明。 依據(jù)數(shù)字系統(tǒng)的設(shè)計(jì)方法，分別采用基二按時(shí)間抽取FFT算法、基四按時(shí)間抽取FFT算法以及FFT兆核函數(shù)三種方法利用硬件描述語(yǔ)言(VHSICHardware Description Language，VHDL)實(shí)現(xiàn)了1024點(diǎn)的FFT，接著對(duì)三種方法進(jìn)行了評(píng)估，得出了FPGA完全能滿足處理器的實(shí)時(shí)處理的要求的結(jié)論。然后根據(jù)通用串行總線(Universial Serial Bus，USB)協(xié)議，利用VHDL語(yǔ)言編寫了USB接口芯片ISP1581的固件程序，實(shí)現(xiàn)了設(shè)備的枚舉過程。
上傳時(shí)間： 2013-06-27
上傳用戶：a937518043
隨著數(shù)字電子技術(shù)的發(fā)展，數(shù)字信號(hào)處理的理論和技術(shù)廣泛的應(yīng)用于通訊、語(yǔ)音處理、計(jì)算機(jī)和多媒體等領(lǐng)域?？焖俑盗⑷~變換(FFT)使離散傅立葉變換的運(yùn)算時(shí)間縮短了幾個(gè)數(shù)量級(jí)，在數(shù)字信號(hào)處理領(lǐng)域被廣泛應(yīng)用。FFT已經(jīng)成為現(xiàn)代信號(hào)處理的重要手段之一。 現(xiàn)場(chǎng)可編程門陣列(FPGA)是近年來迅速發(fā)展起來的新型可編程器件。隨著它的不斷應(yīng)用和發(fā)展，也使電子設(shè)計(jì)的規(guī)模和集成度不斷提高。同時(shí)基于FPGA實(shí)現(xiàn)FFT的設(shè)計(jì)方法和思想被提出。本次設(shè)計(jì)的目的是快速傅立葉變換(FFT)的FPGA實(shí)現(xiàn)。 此文在分析了快速傅立葉算法的基礎(chǔ)上，提出了一種頻率抽取基4 FFT的FPGA設(shè)計(jì)方案，針對(duì)現(xiàn)有FFT的FPGA實(shí)現(xiàn)過程中蝶形運(yùn)算需要頻繁乘以多個(gè)旋轉(zhuǎn)因子提出了改進(jìn)方法，減少了旋轉(zhuǎn)因子的乘法次數(shù)和存儲(chǔ)空間，加快了蝶形運(yùn)算的速度，設(shè)計(jì)的地址映射方法，無需運(yùn)算即可得到所需數(shù)據(jù)的存放地址，并結(jié)合采用乒乓結(jié)構(gòu)和流水線方式，來提高快速傅立葉變換(FFT)FPGA實(shí)現(xiàn)的速度。描述了一片F(xiàn)PGA芯片內(nèi)完成了整個(gè)FFT處理器的電路設(shè)計(jì)，經(jīng)過模塊時(shí)序仿真和數(shù)據(jù)的驗(yàn)證及測(cè)試，達(dá)到工作在50MHz時(shí)鐘頻率的設(shè)計(jì)要求。最后對(duì)后續(xù)設(shè)計(jì)做了描述，并對(duì)用FPGA實(shí)現(xiàn)FFT做了展望。
上傳時(shí)間： 2013-04-24
上傳用戶：康郎
快速傅立葉變換(FFT)是數(shù)字信號(hào)處理中的重要內(nèi)容之一，是很多信號(hào)處理過程中的核心算法。本文先總結(jié)了快速傅立葉變換的一些常用算法，并綜合種種因素，采用了基2按頻率抽取算法作為實(shí)現(xiàn)算法，然后將以現(xiàn)場(chǎng)可編程門陣列(FPGA)和以DSP處理器這兩種實(shí)現(xiàn)數(shù)字信號(hào)處理的方式進(jìn)行了比較，指出了各自的優(yōu)點(diǎn)和不足之處。最后以FPGA芯片XCS200為硬件平臺(tái)，以ISE6為軟件平臺(tái)，利用VHDL語(yǔ)言描述的方式實(shí)現(xiàn)了512點(diǎn)16Bit復(fù)數(shù)的快速傅立葉變換系統(tǒng)，并進(jìn)行了仿真、綜合等工作。仿真結(jié)果表明其計(jì)算結(jié)果達(dá)到了一定的精度，運(yùn)行速度可以滿足一般實(shí)時(shí)信號(hào)處理的要求。
標(biāo)簽： FPGA 傅立葉 變換實(shí)現(xiàn)
上傳時(shí)間： 2013-06-08
上傳用戶：cylnpy
基于51單片機(jī)的GSM短信收發(fā)模塊源程序
上傳時(shí)間： 2013-05-16
上傳用戶：yumiaoxia
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
