并行總線PATA從設(shè)計至今已快20年歷史,如今它的缺陷已經(jīng)嚴重阻礙了系統(tǒng)性能的進一步提高,已被串行ATA(Serial ATA)即SATA總線所取代。SATA作為新一代磁盤接口總線,采用點對點方式進行數(shù)據(jù)傳輸,內(nèi)置數(shù)據(jù)/命令校驗單元,支持熱插拔,具有150MB/s(SATA1.0)或300MB/s(SATA2.0)的傳輸速度。目前SATA已在存儲領(lǐng)域廣泛應(yīng)用,但國內(nèi)尚無獨立研發(fā)的面向FPGA的SATAIP CORE,在這樣的條件下設(shè)計面向FPGA應(yīng)用的SATA IP CORE具有重要的意義。 本論文對協(xié)議進行了詳細的分析,建立了SATA IP CORE的層次結(jié)構(gòu),將設(shè)備端SATA IP CORE劃分成應(yīng)用層、傳輸層、鏈路層和物理層;介紹了實現(xiàn)該IPCORE所選擇的開發(fā)工具、開發(fā)語言和所選用的芯片;在此基礎(chǔ)上著重闡述協(xié)議IP CORE的設(shè)計,并對各個部分的設(shè)計予以分別闡述,并編碼實現(xiàn);最后進行綜合和測試。 采用FPGA集成硬核RocketIo MGT(RocketIo Multi-Gigabit Transceiver)實現(xiàn)了1.5Gbps的串行傳輸鏈路;設(shè)計滿足協(xié)議需求、適合FPGA設(shè)計的并行結(jié)構(gòu),實現(xiàn)了多狀態(tài)機的協(xié)同工作:在高速設(shè)計中,使用了流水線方法進行并行設(shè)計,以提高速度,考慮到系統(tǒng)不同部分復(fù)雜度的不同,設(shè)計采用部分流水線結(jié)構(gòu);采用在線邏輯分析儀Chipscope pro與SATA總線分析儀進行片上調(diào)試與測試,使得調(diào)試工作方便快捷、測試數(shù)據(jù)準確;嚴格按照SATA1.0a協(xié)議實現(xiàn)了SATA設(shè)備端IP CORE的設(shè)計。 最終測試數(shù)據(jù)表明,本論文設(shè)計的基于FPGA的SATA IP CORE滿足協(xié)議需求。設(shè)計中的SATA IP CORE具有使用方便、集成度高、成本低等優(yōu)點,在固態(tài)電子硬盤SSD(Solid-State Disk)開發(fā)中應(yīng)用本設(shè)計,將使開發(fā)變得方便快捷,更能夠適應(yīng)市場需求。
上傳時間: 2013-06-21
上傳用戶:xzt
對弓網(wǎng)故障的檢測是當(dāng)今列車檢測的一項重要任務(wù)。原始故障視頻圖像具有極大的數(shù)據(jù)量,使實時存儲和傳輸故障視頻圖像極其困難。由于視頻的數(shù)據(jù)量相當(dāng)大,需要采用先進的視頻編解碼協(xié)議進行處理,進而實現(xiàn)檢測現(xiàn)場的實時監(jiān)控。 @@ H.264/AVC(Advanced Video Coding)作為MPEG-4的第10部分,因其具有超高的壓縮效率、極好的網(wǎng)絡(luò)親和性,而被廣泛研究與應(yīng)用。H.264/AVC采用了先進的算法,主要有整數(shù)變換、1/4像素精度插值、多模式幀間預(yù)測、抗塊效應(yīng)濾波器和熵編碼等。 @@ 本文使用硬件描述語言Verilog,以紅色颶風(fēng) II開發(fā)板作為硬件平臺,在開發(fā)工具QUARTUSII 6.0和MODELSIM_SE 6.1B環(huán)境中完成軟核的設(shè)計與仿真驗證。以Altera公司的CycloneII FPGA(Field Programmable Gate Array)EP2C35F484C8作為核心芯片,實現(xiàn)視頻圖像采集、存儲、顯示以及實現(xiàn)H.264/AVC部分算法的基本系統(tǒng)。 @@ FPGA以其設(shè)計靈活、高速、具有豐富的布線資源等特性,逐漸成為許多系統(tǒng)設(shè)計的首選,尤其是與Verilog和VHDL等語言的結(jié)合,大大變革了電子系統(tǒng)的設(shè)計方法,加速了系統(tǒng)的設(shè)計進程。 @@ 本文首先分析了FPGA的特點、設(shè)計流程、verilog語言等,然后對靜態(tài)圖像及視頻圖像的編解碼進行詳細的分析,比如H.264/AVC中的變換、量化、熵編碼等:并以JM10.2為平臺,運用H.264/AVC算法對視頻序列進行大量的實驗,對不同分辨率、量化步長、視頻序列進行編解碼以及對結(jié)果進行分析。接著以紅色颶風(fēng)II開發(fā)板為平臺,進行視頻圖像的采集存儲、顯示分析,其中詳細分析了SAA7113的配置、CCD信號的A/D轉(zhuǎn)換、I2C總線、視頻的數(shù)字化ITU-R BT.601標(biāo)準介紹及視頻同步信號的獲取、基于SDRAM的視頻幀存儲、VGA顯示控制設(shè)計;最后運用verilog語言實現(xiàn)H.264/AVC部分算法,并進行功能仿真,得到預(yù)計的效果。 @@ 本文實現(xiàn)了整個視頻信號的采集存儲、顯示流程,詳細研究了H.264/AVC算法,并運用硬件語言實現(xiàn)了部分算法,對視頻編解碼芯片的設(shè)計具有一定的參考價值。 @@關(guān)鍵詞:FPGA;H.264/AVC;視頻;verilog;編解碼
上傳時間: 2013-04-24
上傳用戶:啦啦啦啦啦啦啦
國家863項目“飛行控制計算機系統(tǒng)FC通信卡研制”的任務(wù)是研究設(shè)計符合CPCI總線標(biāo)準的FC通信卡。本課題是這個項目的進一步引伸,用于設(shè)計SCI串行通信接口,以實現(xiàn)環(huán)上多計算機系統(tǒng)間的高速串行通信。 本文以此項目為背景,對基于FPGA的SCI串行通信接口進行研究與實現(xiàn)。論文先概述SCI協(xié)議,接著對SCI串行通信接口的兩個模塊:SCI節(jié)點模型模塊和CPCI總線接口模塊的功能和實現(xiàn)進行了詳細的論述。 SCI節(jié)模型包含Aurora收發(fā)模塊、中斷進程、旁路FIFO、接受和發(fā)送存儲器、地址解碼、MUX。在SCI節(jié)點模型的實現(xiàn)上,利用FPGA內(nèi)嵌的RocketIO高速串行收發(fā)器實現(xiàn)主機之間的高速串行通信,并利用Aurora IP核實現(xiàn)了Aurora鏈路層協(xié)議;設(shè)計一個同步FIFO實現(xiàn)旁路FIFO;利用FPGA上的塊RAM實現(xiàn)發(fā)送和接收存儲器;中斷進程、地址解碼和多路復(fù)合分別在控制邏輯中實現(xiàn)。 CPCI總線接口包括PCI核、PCI核的配置模塊以及用戶邏輯三個部分。本課題中,采用FPGA+PCI軟核的方法來實現(xiàn)CPCI總線接口。PCI核作為PCI總線與用戶邏輯之間的橋梁:PCI核的配置模塊負責(zé)對PCI核進行配置,得到用戶需要的PCI核;用戶邏輯模塊負責(zé)實現(xiàn)整個通信接口具體的內(nèi)部邏輯功能;并引入中斷機制來提高SCI通信接口與主機之間數(shù)據(jù)交換的速率。 設(shè)計選用硬件描述語言VerilogHDL和VHDL,在開發(fā)工具Xilinx ISE7.1中完成整個系統(tǒng)的設(shè)計、綜合、布局布線,利用Modelsim進行功能及時序仿真,使用DriverWorks為SCI串行通信接口編寫WinXP下的驅(qū)動程序,用VC++6.0編寫相應(yīng)的測試應(yīng)用程序。最后,將FPGA設(shè)計下載到FC通信卡中運行,并利用ISE內(nèi)嵌的ChipScope Pro虛擬邏輯分析儀對設(shè)計進行驗證,運行結(jié)果正常。 文章最后分析傳輸性能上的原因,指出工作中的不足之處和需要進一步完善的地方。
上傳時間: 2013-04-24
上傳用戶:竺羽翎2222
Linux系統(tǒng)分析與高級編程技術(shù) 一共31章節(jié)
標(biāo)簽: Linux zip 系統(tǒng)分析 高級編程
上傳時間: 2013-06-04
上傳用戶:caixiaoxu26
基于FPGA芯片的功能仿真平臺構(gòu)建及靜態(tài)時序分析
上傳時間: 2013-06-28
上傳用戶:qilin
《信號完整性分析》經(jīng)典的書籍。值得收藏。外文翻譯版。
上傳時間: 2013-07-10
上傳用戶:fsypc
手機射頻電路原理分析, 隨著電路集成技術(shù)日新月異的發(fā)展,射頻電路也趨向于集成化、模塊化,這對于小型化移動終端的開發(fā)、應(yīng)用是特別有利的。
上傳時間: 2013-04-24
上傳用戶:axe2010
數(shù)據(jù)采集系統(tǒng)是信號與信息處理系統(tǒng)中不可缺少的重要組成部分,同時也是軟件無線電系統(tǒng)中的核心模塊,在現(xiàn)代雷達系統(tǒng)以及無線基站系統(tǒng)中的應(yīng)用越來越廣泛。為了能夠滿足目前對軟件無線電接收機自適應(yīng)性及靈活性的要求,并充分體現(xiàn)在高性能FPGA平臺上設(shè)計SOC系統(tǒng)的思路,本文提出了由高速高精度A/D轉(zhuǎn)換芯片、高性能FPGA、PCI總線接口、DB25并行接口組成的高速數(shù)據(jù)采集系統(tǒng)設(shè)計方案及實現(xiàn)方法。其中FPGA作為本系統(tǒng)的控制核心和傳輸橋梁,發(fā)揮了極其重要的作用。通過FPGA不僅完成了系統(tǒng)中全部數(shù)字電路部分的設(shè)計,并且使系統(tǒng)具有了較高的可適應(yīng)性、可擴展性和可調(diào)試性。 在時序數(shù)字邏輯設(shè)計上,充分利用FPGA中豐富的時序資源,如鎖相環(huán)PLL、觸發(fā)器,緩沖器FIFO、計數(shù)器等,能夠方便的完成對系統(tǒng)輸入輸出時鐘的精確控制以及根據(jù)系統(tǒng)需要對各處時序延時進行修正。 在存儲器設(shè)計上,采用FPGA片內(nèi)存儲器。可根據(jù)系統(tǒng)需要隨時進行設(shè)置,并且能夠方便的完成數(shù)據(jù)格式的合并、拆分以及數(shù)據(jù)傳輸率的調(diào)整。 在傳輸接口設(shè)計上,采用并行接口和PCI總線接口的兩種數(shù)據(jù)傳輸模式。通過FPGA中的宏功能模塊和IP資源實現(xiàn)了對這兩種接口的邏輯控制,可使系統(tǒng)方便的在兩種傳輸模式下進行切換。 在系統(tǒng)工作過程控制上,通過VB程序編寫了應(yīng)用于PC端的上層控制軟件。并通過并行接口實現(xiàn)了PC和FPGA之間的交互,從而能夠方便的在PC機上完成對系統(tǒng)工作過程的控制和工作模式的選擇。 在系統(tǒng)調(diào)試方面,充分利用QuartuslI軟件中自帶的嵌入式邏輯分析儀SignalTaplI,實時準確的驗證了在系統(tǒng)整個傳輸過程中數(shù)據(jù)的正確性和時序性,并極大的降低了用常規(guī)儀器觀測FPGA中眾多待測引腳的難度。 本文第四章針對FPGA中各功能模塊的邏輯設(shè)計進行了詳細分析,并對每個模塊都給出了精確的仿真結(jié)果。同時,文中還在其它章節(jié)詳細介紹了系統(tǒng)的硬件電路設(shè)計、并行接口設(shè)計、PCI接口設(shè)計、PC端控制軟件設(shè)計以及用于調(diào)試過程中的SignalTapⅡ嵌入式邏輯分析儀的使用方法,并且也對系統(tǒng)的仿真結(jié)果和測試結(jié)果給出了分析及討論。最后還附上了系統(tǒng)的PCB版圖、FPGA邏輯設(shè)計圖、實物圖及注釋詳細的相關(guān)源程序清單。
標(biāo)簽: FPGA 控制 高速數(shù)據(jù)
上傳時間: 2013-07-09
上傳用戶:sdfsdfs
溫度是生活中最基本的環(huán)境參數(shù)。溫度的監(jiān)測與控制,對于生物生存生長,工業(yè)生產(chǎn)發(fā)展都有著非同一般的意義。溫度傳感器的應(yīng)用涉及機械制造、工業(yè)過程控制、汽車電子產(chǎn)品、消費電子產(chǎn)品和專用設(shè)備等各個領(lǐng)域。傳統(tǒng)的常用溫度傳感器有熱電偶、電阻溫度計RTD和NTC熱敏電阻等。但信號調(diào)理,模數(shù)轉(zhuǎn)換及恒溫器等功能全都會增加成本。現(xiàn)代集成溫度傳感器通常包含這些功能,并以其低廉的價格迅速地占據(jù)了市場。Dallas Semiconductor公司推出的數(shù)字式溫度傳感器DS1820采用數(shù)字化一線總線技術(shù)具有許多優(yōu)異特性。其一,它將控制線、地址線、數(shù)據(jù)線合為一根導(dǎo)線,允許在同一根導(dǎo)線上掛接多個控制對象,形成多點一線總線測控系統(tǒng)。布線施工方便,成本低廉。其二,線路上傳送的是數(shù)字信號,所受干擾和損耗小,性能好。本課題旨在分析和設(shè)計基于數(shù)字化一線總線技術(shù)的溫度測控系統(tǒng)。本系統(tǒng)采用FPGA實現(xiàn)一個溫度采集控制器,用于傳感器和上位機的連接,并采用Microsoft公司的Visual C++作為開發(fā)平臺,運用MSComm控件進行串口通信,進行命令的發(fā)送和接收。
上傳時間: 2013-04-24
上傳用戶:fyerd
當(dāng)前我國正處在從模擬電視系統(tǒng)向數(shù)字電視系統(tǒng)的轉(zhuǎn)型期,數(shù)字電視用戶數(shù)量激增,其趨勢是在未來的幾年內(nèi)數(shù)字電視將迅速普及。在應(yīng)用逐漸廣泛的數(shù)字電視系統(tǒng)中,監(jiān)控數(shù)字電視服務(wù)正成為一種越來越迫切的需要。然而,目前對于數(shù)字電視并沒有合適的監(jiān)測儀器,因此無法及時方便地診斷出現(xiàn)問題的信號以及隔離需要維修的數(shù)字化設(shè)備。通常只有當(dāng)電視屏幕上的圖像消失時我們才知道數(shù)字信號系統(tǒng)出了問題。幾乎沒有任何線索可以用來找到問題的所在或原因,碼流分析儀器在這種情況下應(yīng)運而生。目前在數(shù)字電視系統(tǒng)的前端,通過監(jiān)控了解數(shù)字視頻廣播(DVB)信號和服務(wù)的狀況從而采取措施比通過觀眾的反映而采取措施要主動和及時得多。傳輸流(TS)的測試設(shè)備可使技術(shù)人員分析碼流的內(nèi)部情況,它們在決定未來服務(wù)質(zhì)量和客戶滿意度方面將扮演更重要的角色。 本文著重研究了在DVB廣播電視系統(tǒng)中,DVB-ASI信號的解碼、MPEG-2TS的實時檢錯原理和基于現(xiàn)場可編輯門陣列(FPGA)的實現(xiàn)方法。文章首先闡述了數(shù)字電視系統(tǒng)的一些基本概念,介紹了MPEG-2/DVB標(biāo)準、ETR101 290標(biāo)準、異步串行接口(ASI)。然后介紹了FPGA的基本概念與開發(fā)FPGA所使用的軟件工具。最后根據(jù)DVB-ASI接收系統(tǒng)的解碼規(guī)則與MPEG-2TS碼流的結(jié)構(gòu)提出了一套基于FPGA的MPEG-2TS碼流實時分析與檢測系統(tǒng)設(shè)計方案并予以了實現(xiàn)。 在本系統(tǒng)中,F(xiàn)PGA起著核心的作用,主要完成DVB-ASI的解碼、MPEG-2TS碼流檢錯、以及數(shù)字電視節(jié)目專有信息(PSI)提取等功能。本文實現(xiàn)的系統(tǒng)與傳統(tǒng)的碼流分析儀相比具有集成度較高、易擴展、便于攜帶、穩(wěn)定性好、性價比高等優(yōu)點。
上傳時間: 2013-06-04
上傳用戶:love1314
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1