由DSP芯片生成電壓空間矢量脈寬調制波。
上傳時間： 2013-11-13
上傳用戶：xiaowei314
DSP與LabWindows_CVI的電力故障監測錄波器設計
標簽： LabWindows_CVI DSP 電力故障 波器設計
上傳時間： 2013-10-17
上傳用戶：chfanjiang
了解各種D觸發器
上傳時間： 2013-10-09
上傳用戶：shawvi
在激光測距系統中，微弱回波信號的檢測處理一直是一個難題。本文主要討論了激光測距接收系統的實現方法，這種測距方法既適用于短距離的測量又適用于長距離的測量。首先介紹了脈沖式激光測距的原理，在此原理的基礎上，結合FPGA的高速信號處理能力，設計了高精度激光測距接收系統，并設計了回波信號接收與計數電路模塊。
上傳時間： 2013-10-19
上傳用戶：dxxx
本資料是關于Nexys3板卡的培訓資料。Nexys 開發板是基于最新技術Spartan-6 FPGA的數字系統開發平臺。它擁有48M字節的外部存儲器（包括2個非易失性的相變存儲器），以及豐富的I/O器件和接口，可以適用于各式各樣的數字系統。 板上自帶AdeptTM高速USB2接口可以為開發板提供電源，也可以燒錄程序到FPGA，用戶數據的傳輸速率可以達到38M字節/秒。 Nexys3開發板可以通過添加一些低成本的外設Pmods （可以多達30幾個）和Vmods （最新型外設）來實現額外的功能，例如A/D和D/A轉換器，線路板，電機驅動裝置，和實現裝置等等。另外，Nexys3完全兼容所有的賽靈思工具，包括免費的WebPackTM，ChipscopeTM，EDKTM（嵌入式處理器設計套件），以及其他工具。 圖 Nexys3板卡介紹
上傳時間： 2013-10-09
上傳用戶：thing20
提出了一種基于FPGA的多級小波逆變換的高速、實時的硬件解決方案。仿真驗證表明本方案能夠滿足連續輸入的數據進行實時處理的要求,并且所設計的系統具有功耗低、成本低等優點。
上傳時間： 2014-12-28
上傳用戶：Zero_Zero
XAPP520將符合2.5V和3.3V I/O標準的7系列FPGA高性能I/O Bank進行連接 The I/Os in Xilinx® 7 series FPGAs are classified as either high range (HR) or high performance (HP) banks. HR I/O banks can be operated from 1.2V to 3.3V, whereas HP I/O banks are optimized for operation between 1.2V and 1.8V. In circumstances that require an HP 1.8V I/O bank to interface with 2.5V or 3.3V logic, a range of options can be deployed. This application note describes methodologies for interfacing 7 series HP I/O banks with 2.5V and 3.3V systems
上傳時間： 2013-11-19
上傳用戶：yyyyyyyyyy
GMSK信號具有很好的頻譜和功率特性，特別適用于功率受限和信道存在非線性、衰落以及多普勒頻移的移動突發通信系統。根據GMSK調制的特點，提出 亍一種以FPGA和CMX589A為硬件裁體的GMSK調制器的設計方案，并給出了方案的具體實現，包括系統結構、利用CMX589A實現的高斯濾波器、 FPGA實現的調制指數為O．5的FM調制器以及控制器。對系統功能和性能測試結果表明，指標符合設計要求，工作穩定可靠。 關鍵詞：GMSK；DDS；FM調制器；FPGAl 引 言 由于GMSK調制方式具有很好的功率頻譜特性，較優的誤碼性能，能夠滿足移動通信環境下對鄰道干擾的嚴格要求，因此成為GSM、ETS HiperLANl以及GPRS等系統的標準調制方式。目前GMSK調制技術主要有兩種實現方法，一種是利用GMSK ASIC專用芯片來完成，典型的產品如FX589或CMX909配合MC2833或FX019來實現GMSK調制。這種實現方法的特點是實現簡單、基帶信 號速率可控，但調制載波頻率固定，沒有可擴展性。另外一種方法是利用軟件無線電思想采用正交調制的方法在FPGA和DSP平臺上實現。其中又包括兩種實現 手段，一種是采用直接分解將單個脈沖的高斯濾波器響應積分分成暫態部分和穩態部分，通過累加相位信息來實現；另一種采用頻率軌跡合成，通過采樣把高斯濾波 器矩形脈沖響應基本軌跡存入ROM作為查找表，然后通過FM調制實現。這種利用軟件無線電思想實現GMSK調制的方法具有調制參數可變的優點，但由于軟件 設計中涉及到高斯低通濾波、相位積分和三角函數運算，所以調制器參數更改困難、實現復雜。綜上所述，本文提出一種基于CMX589A和FPGA的GMSK 調制器設計方案。與傳統實現方法比較具有實現簡單、調制參數方便可控和軟件剪裁容易等特點，適合于CDPD、無中心站等多種通信系統，具有重要現實意義。
上傳時間： 2013-10-24
上傳用戶：thesk123
根據在線心電信號自動分析系統的實時性要求，提出了一種基于現場可編程門陣列的QRS波檢測解決方案和硬件結構。該方案采用離散小波變換（DWT）算法結合閾值檢測算法進行特征點提取，克服了傳統算法受噪聲、基漂、雜波等影響的缺點，邏輯簡單，適合硬件實現。
上傳時間： 2014-12-28
上傳用戶：13788529953
摘要: 串行傳輸技術具有更高的傳輸速率和更低的設計成本, 已成為業界首選, 被廣泛應用于高速通信領域。提出了一種新的高速串行傳輸接口的設計方案, 改進了Aurora 協議數據幀格式定義的弊端, 并采用高速串行收發器Rocket I/O, 實現數據率為2.5 Gbps的高速串行傳輸。關鍵詞: 高速串行傳輸; Rocket I/O; Aurora 協議 為促使FPGA 芯片與串行傳輸技術更好地結合以滿足市場需求, Xilinx 公司適時推出了內嵌高速串行收發器RocketI/O 的Virtex II Pro 系列FPGA 和可升級的小型鏈路層協議———Aurora 協議。Rocket I/O支持從622 Mbps 至3.125 Gbps的全雙工傳輸速率, 還具有8 B/10 B 編解碼、時鐘生成及恢復等功能, 可以理想地適用于芯片之間或背板的高速串行數據傳輸。Aurora 協議是為專有上層協議或行業標準的上層協議提供透明接口的第一款串行互連協議, 可用于高速線性通路之間的點到點串行數據傳輸, 同時其可擴展的帶寬, 為系統設計人員提供了所需要的靈活性[4]。但該協議幀格式的定義存在弊端,會導致系統資源的浪費。本文提出的設計方案可以改進Aurora 協議的固有缺陷,提高系統性能, 實現數據率為2.5 Gbps 的高速串行傳輸, 具有良好的可行性和廣闊的應用前景。
上傳時間： 2013-11-06
上傳用戶：smallfish
