隨著社會經濟的發展,人們防火、防盜意識的提高,人們對遠程現場狀況的了解提出了更高的需求。如何有效解決由于各監控點分布范圍散、數量多、距離遠,甚至地處偏僻,有效管理多個監控點等難題,僅依靠架設光纜、鋪設電纜難度大、且不切合實際(并且即使架設了通訊線路其速度慢、運營成本也高)。本文在分析研究了當前國內、外視頻監控系統研究現狀,并結合嵌入式系統、嵌入式處理器ARM、GPRS等相關領域的研究進展的基礎上,提出了一套基于ARM和GPRS的遠程監空系統。它是利用GPRS網絡覆蓋范圍廣、傳輸特性好與嵌入式系統低功耗方便實用相結合的系統解決方案。系統通過溫度傳感器的檢測信息,實現溫度異常監測,并將采集的圖像信息數據發送到數據監控中心。 本系統硬件系統主要了采用三星公司的ARM920T S3C2410芯片作為系統處理器、USB攝像頭和DSl8B20溫度傳感器。S3C241O處理器通過外部溫度傳感器采集的溫度數據,并與最近采集的溫度數據比較、判斷,發出圖像采集命令,最后將溫度和圖像數據通過其串口利用GPRSDTU將數據通過無線網絡傳送到有靜態IP地址或域名的遠程監控中心服務器。監控中心接受各個監控終端的數據,并實現對終端的集中管理。 本課題軟件方面分為系統軟件和應用軟件開發兩方面。系統軟件方面主要是ARM的BootLoader和嵌入式Linux的分析及移植;應用軟件方面包含終端ARM平臺嵌入式溫度采集和視頻采集軟件設計,數據發送程序,監控中心程序設計三個部分。
上傳時間: 2013-04-24
上傳用戶:mingaili888
增強現實是一種將虛擬世界和真實環境相結合的技術。它將計算機繪制的虛擬模型疊加到使用者所看到的真實世界景象中,使用戶可以從虛擬模型中獲得額外的信息,增強了對現實的感知。涉及到的技術有圖像處理、位置跟蹤、三維注冊等。增強現實技術廣泛應用于裝配維修、醫療研究、軍事領域和商業應用。 第一部分,增強現實技術介紹。該部分首先闡述了增強現實的定義,接著介紹了該項技術的國內外發展狀況,以及在工業領域、醫療領域、建筑領域等的應用,最后分析了目前AR系統的缺點和不足,得出了在嵌入式增強現實研究具有重要意義。 第二部分,嵌入式硬件環境的設計。硬件電路由以下幾部分構成:USB控制器用于連接USB攝像頭設備,液晶顯示驅動用于控制顯示屏輸出,外圍電路主要有內存電路、Flash電路、時鐘電路和RS-232電路等。 第三部分,嵌入式軟件方案的設計。首先,選用U-boot1.2.0作為Bootloder,特點是U-boot的網絡功能較強,支持平臺較多。其次,移植Linux2.6.22內核作為系統核心,該版本內核具有實時性強等特點。再次,用busybox1.9.1構建基礎命令環境,并將轉為NandFlash設計的YAFFS文件系統安裝到開發板上。最后,在以上的軟件環境基礎上,開發了基于OV511芯片的USB設備驅動和FrameBuffer顯示驅動程序。 第四部分,開源視覺處理庫OpenCV的移植。該部分介紹了OpenCV的特性,常用的數據結構,在嵌入式Linux下的編譯選項配置,庫依賴文件安裝,底層文件修改,以及如何編譯、安裝OpenCV。 第五部分,基于OpenCV的攝像頭標定程序。該攝像頭標定程序是基于張氏標定算法的開發,本文首先闡述了攝像頭標定算法的核心內容,以及對應的OpenCV實現方案,然后給出了攝像頭標定程序在平臺運行的細節和結果。
上傳時間: 2013-07-06
上傳用戶:阿四AIR
發電機互感器是電力系統行業進行電能計量和繼電保護的重要設備之一,其伏安特性與發電機安全、可靠、經濟的運行密切相關。針對目前傳統基于8位單片機所開發的伏安特性測試系統的不足,利用流行的嵌入式處理技術,選取性價比高的ARM內核處理器LPC2214和性能穩定的實時操作系統μC/OS-Ⅱ作為開發平臺,設計并實現了發電機伏安特性測試系統。 該系統主要包括在線測試、設置參數、查詢數據、串口通訊等功能。本文完成了上述功能的軟件設計和開發,尤其是在線測試功能中對于伏案特性曲線顯示方案的設計,本文在深入研究顯示模塊的工作原理的基礎上,結合系統的顯示要求,改進了伏案特性顯示方法,從而使得本系統不僅能夠實時顯示伏安特性曲線,并且能夠動態顯示測量曲線,為系統的進一步開發奠定了基礎。此外,基于系統與上位機之間的串口通訊功能,利用LabWindow/CVI7.0開發平臺實現了系統虛擬環境,以滿足用戶對測量數據進一步分析的需求。 經過長時間的現場測試證明,該系統不僅減少了傳統測試中所用的儀器數量,特別在簡化發電機互感器的測試流程,增加現場操作的自動化程度,提高互感器測試的精度等方面表現突出,從而為提升發電機繼電保護裝置的正確動作率創造了有利條件。
上傳時間: 2013-06-26
上傳用戶:郭靜0516
開關磁阻電機是電機技術與現代電力電子技術、微機控制技術相結合的產物,既具有結構簡單堅固、成本低、容錯能力強,耐高溫等優點,又在高度發展的電力電子和微機控制技術的支持下獲得了良好的可控性能,目前己經在多個工業部門得到應用。因此,開關磁阻電機在驅動調速領域有著良好的發展前景。本論文在對前人成果的廣泛了解和研究基礎上,以philip公司生產的LPC2101為主控芯片,充分利用其高速運算能力和面向電機控制的高效控制能力,設計并制作了SRM控制器與系統軟件。本文以開關磁阻電機的調速控制策略及其控制實現方法為主要研究內容,對開關磁阻電機的數學模型、功率變換器技術、控制策略、控制方案的實現進行了全面深入的研究。 全文的研究工作分為五個部分,第一部分介紹了開關磁阻電機調速系統的構成及基本工作原理,綜述了開關磁阻電機的國內外發展現狀、特點及研究動向,總結了開關磁阻電機系統存在的技術問題,提出了本文的研究目的和主要研究內容。 第二部分引用并討論了SR電動機的基本數學模型和準線性數學模型,然后基于此重點分析了與電動機運行特性密切相關的相電流波形與轉子角位移的函數關系,最后根據課題所關心的控制系統設計,在理論分析的基礎上提出了SR電動機控制方案并進行了原理性分析,對SR電動機各個運行階段的特點進行分析并初步提出控制方案。 第三部分對SR電動機調速系統的硬件設計進行了詳細說明,主要包括以LPC2101為核心的控制系統的研究與設計,根據SR電機的控制特點,盡可能地開發了LPC2101的硬件資源和軟件資源,使控制系統具有很高的控制精度和靈活性,然后對功率變換器進行了設計和制作,分析了各種主電路形式的優缺點,采用了新型IGBT功率管作為主開關元器件,使功率變換器結構得到簡化,設計了IGBT的功率驅動電路,并專門設計了電壓鉗位電路和諸如過壓、過流保護等保護單元,保證了整個系統安全可靠地運行,然后分析了SR電動機控制系統位置傳感器檢測電路設計、電流及電壓斬波電路設計、電流檢測及保護電路設計等。 第四部分主要介紹了系統的總體控制思想,分析了各個運行階段的控制策略,對控制策略的軟件實現進行了設計,并給出了軟件實現的具體流程圖,直觀地體現了軟件編程思想。最后,對系統進行了實驗研究及分析。目前,該控制系統已調試完畢,基本實現預期功能。 本文對以ARM為控制核心的開關磁阻電動機控制系統進行了研究,得出了基于有位置傳感器檢測的控制方案。針對SR電機的控制特點,充分利用了ARM的硬件資源,采用PID數字調節,發出相通斷信號和PWM信號,并和電流、電壓等保護信號相結合,實現對主功率元件的通斷控制。并且設計了相應的外圍硬件檢測、保護、控制及人機接口電路,使控制系統結構緊湊,可靠性高;系統的控制軟件設計,采用模塊化的程序設計方法,增強了系統的可讀性及可維護性,實現了一種電壓斬波和電流斬波控制相結合的控制方式;結合系統的硬件設計,開發了相應的軟件模塊,使系統具有完善的保護和控制性能。 本系統經過試驗,調速范圍可達100~2000轉/分,效率較高,性能優良,驗證了控制思想和控制方法的正確性。
上傳時間: 2013-04-24
上傳用戶:獨孤求源
二維條碼的識別和RFID技術是當今最主要的自動識別技術,分別適用于不同場合,具有保密性強、無接觸式信息傳遞等特點,目前廣泛應用于物流、公共交通、倉儲、車輛識別等領域。 本文以RFID和條碼技術為基礎,設計出了一種新的應用模式:將RFID技術和條碼技術與可移動的智能終端相結合,移動智能終端設備作為RFID模塊和二維條碼掃描模塊的載體,RFID模塊和二維條碼掃描模塊作為數據的采集主體,將采集到的數據傳送給后臺數據庫,實現對RFID標簽和二維條碼信息的采集、處理與傳輸。物流終端以WinCE5.0操作系統為平臺,具有可擴展功能的特性,支持基于WinCE開發的第三方軟件的使用,縮短了開發周期。 本文針對手持式設備的特點和實際要求,對終端軟硬件系統整體結構進行了規劃,在研究了基于ARM9體系結構的Samsung S3C2440A處理器的基礎上,完成了時鐘電路、包括Nand Flash和SDRAM的存儲器電路、RFID讀寫模塊接口電路、條碼掃描模塊接口電路、串口電路、ⅡS音頻電路、LCD/觸摸屏接口電路的設計,并利用Platform Builder工具定制了適用于終端的WinCE操作系統。最后提出了設計的不足和改進之處。
上傳時間: 2013-06-08
上傳用戶:zhoujunzhen
數字攝影的興起不可避免地引起了數碼相框的發展,因為僅有不到35%的數碼照片被打印。數碼相框的基本原理就是采用普通相框的造型,把原來相框中間的照片部分換成液晶顯示屏,配上電源,存儲介質等,使得同一個相框內可以循環播放照片,比普通相框的單一顯示功能更有優勢。從2007年開始,數碼相框的市場關注度開始激增。在2008年,數碼相框市場呈現高速發展的態勢,具有極高的潛在市場價值。 本論文以此為出發點,進行數碼相框軟件的開發研究工作。作為一款嵌入式產品,核心部件CPU采用了性能價格比、性能功耗比都很高的ARM架構處理器之中的一款——三星S3C2440A,顯示器采用了支持雙精度掃描的液晶顯示屏。軟件方面,Bootloader采用較為成熟的u-boot-1.1.4,Linux內核的版本為2.6.12,系統命令集由busybox構成。利用ARM處理器對Linux系統良好的移植性、自帶的LCD控制器、音頻控制器、SD與USB控制器的特點,進行圖像顯示、音頻播放與文件管理。對于目前大部分數碼相框在圖片瀏覽和文件管理功能上的不足,本設計的圖像顯示功能充分利用了觸摸屏功能,實現了圖像的觸摸式移動,使用戶可以自由的觀看放大后的圖像;文件管理功能則設計成了類似windows的文件瀏覽器,不僅具有豐富的文件管理功能,而且使習慣了windows的廣大用戶可以很快的熟悉此功能,并為將來升級為下一代的細分產品——數碼相冊做好準備。 本設計的核心是基于ARM平臺的系統移植與基于QT的應用程序設計。首先根據系統的總體設計思路選擇合適的硬件組合;然后在此基礎上進行u-boot的移植,嵌入式Linux的移植,QT Embedded/Qtopia的移植,以及最后QT圖形界面的設計。
上傳時間: 2013-04-24
上傳用戶:rockjablew
JPEG2000是新一代的靜態圖像壓縮標準,它相比JPEG有很多新的特性,如漸進傳輸和感興趣區域編碼等,因而它具有廣闊的應用前景,特別是在數碼相機、PDA等便攜式設備中。 JPEG2000的核心主要包括小波變換和基于最優化截斷點的嵌入式塊編碼(EBCOT)算法,其計算復雜度遠遠高于JPEG,完全采用軟件方案實現將會占用大量的處理器時間和內存開銷,而且速度較慢,實時處理的能力較差。為了推廣JPEG2000在便攜式產品、消費類電子產品中的應用,打開巨大的潛在市場,研究硬件實現的算法實時處理方案具有重要的應用價值。 EBCOT算法是一個兩層的編碼引擎,其中的上下文編碼的運算量約占到總運算量的50%,是提高編碼速度的關鍵算法之一。由于上下文編碼大部分都是邏輯運算,沒有復雜的數學運算,但邏輯控制流程復雜繁瑣,對存儲器訪問頻繁,采用DSP或者其他的通用處理器通過指令控制實現該算法,未能顯著提高編碼速度。本文采用FPGA芯片,以電路邏輯的方式來實現該算法并進行優化,在研究和分析了上下文編碼算法運算特點的基礎上,設計了列判斷和交錯存儲相結合的硬件實現方案,并采用硬件描述語言Verilog在寄存器傳輸級描述了相應的硬件電路。通過功能仿真和邏輯綜合后,所獲得的上下文編碼模塊最大時鐘頻率為101MHz,且能在130ms內完成對一幅512×512灰度圖像的編碼,性能比Jasper軟件中的實現方案提高了75%。 JPEG2000的一個重要特性是其具有漸進傳輸的能力,而碼流組織是獲得漸進傳輸特性的技術關鍵。碼流組織通過在輸出碼流中安排數據包的先后順序來實現漸進傳輸的目的。本文對JPEG2000中實現漸進傳輸的機制進行了分析,并研究了碼流組織的算法實現。 為了對JPEG2000算法實現進行驗證,本文設計了基于FPGA和ARM的驗證實驗平臺,其中FPGA主要完成算法中運算量較大的小波變換、上下文編碼和算術編碼,而ARM處理器則完成碼流組織、數據打包以及和PC機的通信。本文在該平臺上對所設計的上下文編碼算法和碼流組織模塊的設計進行了驗證,實驗結果表明本文設計的算法模塊功能正確,并在一定程度上提高了編碼速度。
上傳時間: 2013-04-24
上傳用戶:獨孤求源
隨著微電子技術的發展,可編程邏輯器件取得了迅速的發展,其功能日益強大,FPGA內部可用邏輯資源飛速增長,近來推出的FPGA都針對數字信號處理的特點做了特定設計,集成了存儲器、鎖相環(PLL)、硬件乘法器、DSP模塊等,通過使用各個公司提供的FPGA開發軟件使用硬件描述語言,可以實現特定的信號處理算法,如FFT、FIR等算法,為電子設計工程師提供了新的選擇。實時圖像處理系統采用FPGA+DSP的結構來完成整個復雜的圖像處理算法。將圖像處理算法進行分類,FPGA和DSP份協作發揮各自的長處,對于算法實現簡單、運算量大、實時性高的這類處理過程由大容量高性能的FPGA實現,DSP則用來處理經過預處理后的圖像數據,來運行算法結構復雜,乘加運算多的算法。整個系統主要包括FPGA處理單元、DSP處理單元以及PCI接口通訊三個部分。主要取得的了以下的研究成果:(1)研究了FPGA的工作原理及應用,完成了Stratix芯片的選型。設計了數字圖像處理板的電路原理圖和PCB設計圖。并對電路板進行調試,工作正常。(2)完成了FPGA程序下載電纜的PCB電路設計,并調試成功,應用到FPGA的調試下載配置中,取得了良好的實驗與經濟效果。(3)充分利用FPGA的設計開發軟件與工具,完成了中值濾波、形態學濾波和自適應閾值的FPGA實現,并給出了詳細的實現過程。將算法下載到FPGA芯片,經過試驗調試,達到要求。(4)研究了PCI接口通訊的實現方式,選用PCI9054芯片實現通訊,完成PCI接口電路設計,經過調試,實現了中斷、DMA等方式,滿足了數據傳輸的要求。(5)學習了C6701DSP芯片的工作特性以及內部功能結構,完成了DSP外圍存儲器的擴展、時鐘信號發生以及電源模塊等外圍電路的設計。
上傳時間: 2013-07-22
上傳用戶:Divine
ASIC對產品成本和靈活性有一定的要求.基于MCU方式的ASIC具有較高的靈活性和較低的成本,然而抗干擾性和可靠性相對較低,運算速度也受到限制.常規ASIC的硬件具有速度優勢和較高的可靠性及抗干擾能力,然而不是靈活性較差,就是成本較高.與傳統硬件(CHW)相比,具有一定可配置特性的場可編程門陣列(FPGA)的出現,使建立在可再配置硬件基礎上的進化硬件(EHW)成為智能硬件電路設計的一種新方法.作為進化算法和可編程器件技術相結合的產物,可重構FPGA的研究屬于EHW的研究范疇,是研究EHW的一種具體的實現方法.論文認為面向分類的專用類可重構FPGA(ASR-FPGA)的研究,可使可重構電路粒度劃分的針對性更強、設計更易實現.論文研究的可重構FPGA的BCH通訊糾錯碼進化電路是一類ASR-FPGA電路的具體方法,具有一定的實用價值.論文所做的工作主要包括:(1)BCH編譯碼電路的設計——求取實驗用BCH碼的生成多項式和校驗多項式及其相應的矩陣并構造實驗用BCH碼;(2)建立基于可重構FPGA的基核——構造具有可重構特性的硬件功能單元,以此作為可重構BCH碼電路的設計基礎;(3)構造實現可重構BCH糾錯碼電路的方法——建立可重構糾錯碼硬件電路算法并進行實驗驗證;(4)在可重構糾錯碼電路基礎上,構造進化硬件控制功能塊的結構,完成各進化RLA控制模塊的驗證和實現.課題是將可重構BCH碼的編譯碼電路的實現作為一類ASR-FPGA的研究目標,主要成果是根據可編程邏輯電路的特點,選擇一種可編程樹的電路模型,并將它作為可重構FPGA電路的基核T;通過對循環BCH糾錯碼的構造原理和電路結構的研究,將基核模型擴展為能滿足糾錯碼電路需要的糾錯碼基本功能單元T;以T作為再劃分的基本單元,對FPGA進行"格式化",使T規則排列在FPGA上,通過對T的控制端的不同配置來實現糾錯碼的各個功能單元;在可重構基核的基礎上提出了糾錯碼重構電路的嵌套式GA理論模型,將嵌套式GA的染色體串作為進化硬件描述語言,通過轉換為相應的VHDL語言描述以實現硬件電路;采用RLA模型的有限狀態機FSM方式實現了可重構糾錯碼電路的EHW的各個控制功能塊.在實驗方面,利用Xilinx FPGA開發系統中的VHDL語言和電路圖相結合的設計方法建立了循環糾錯碼基核單元的可重構模型,進行循環糾錯BCH碼的電路和功能仿真,在Xilinx公司的Virtex600E芯片進行了FPGA實現.課題在研究模型上選取的是比較基本的BCH糾錯碼電路,立足于解決基于可重構FPGA核的設計的基本問題.課題的研究成果及其總結的一套ASR-FPGA進化硬件電路的設計方法對實際的進化硬件設計具有一定的實際指導意義,提出的基于專用類基核FPGA電路結構的研究方法為新型進化硬件的器件結構的設計也可提供一種借鑒.
上傳時間: 2013-07-01
上傳用戶:myworkpost
該文利用FPGA技術,設計了全概率寬帶數字接收機的實驗平臺,并在其上提出了數字接收機實現的可行性方法,以及對這些方法的驗證.該文的主要貢獻和創新有以下幾個方面.提出了并行結構算法的工程實現,討論了解決前端采樣的高速數據流遠遠超過后端DSP處理能力問題的可行性方法.利用多相濾波下變頻的并行結構特點,使濾波器能夠以高效的形式實現,也使得后端的混頻能夠工作在一個較低的速率上.經過多相濾波下變頻處理后的數據,在速率和數量上都有大幅減少,達到了現有通用DSP器件的處理能力的要求.針對多相濾波下變頻與短數據快速測頻算法的特點,用FPGA搭建了其實驗模型,并利用微機EPP接口,對實驗目標板進行控制并與其進行數據交換.利用FPGA的在線編程特性,可以方便靈活對各種實現方法加以驗證、比較.同時也給調試帶來了方便,可以每個模塊單獨調試而不用改變硬件結構,使調試效率大大提高.該平臺也可用來對其他數字處理算法進行實現性分析與實驗.參考軟件無線電設計的概念和國內外相關文獻,提出了多項濾波下變頻結構的FPGA實現.傳統的DDC通過數字混頻、濾波、抽取實現數字下變頻,在高速A/D和電子偵察環境條件下商用DDC不能使用.該文采用濾波器多相分解方法,按數字混頻序列劃分調諧信道,使用先抽取,后低通濾波,再混頻的數字下變頻結構,高效實現了變載頻帶通信號數字下變頻.結合多相濾波下變頻結構、算法對測頻精度及速度的要求,提出了短數據快速測頻算法的具體實現,使用流水線的設計方法,提高了系統的數據吞吐率,在盡可能短的時間內提供多相濾波下變頻所需的載頻位置信息.以上兩部分的FPGA實現除了純粹的算法模塊外,還包括測試用的外圍模塊,以及運行于實驗平臺上的控制模塊、緩存、數據控制等.這些模塊也用FPGA來實現.
上傳時間: 2013-06-22
上傳用戶:haoxiyizhong