本文講述了一種運用于功率型MOSFET 和IGBT 設(shè)計性能自舉式柵極驅(qū)動電路的系統(tǒng)方法,適用于高頻率,大功率及高效率的開關(guān)應(yīng)用場合。不同經(jīng)驗的電力電子工程師們都能從中獲益。在大多數(shù)開關(guān)應(yīng)用中
標簽: 6076 AN 高電壓 柵極驅(qū)動器IC
上傳時間: 2013-04-24
上傳用戶:520
自適應(yīng)濾波器是統(tǒng)計信號處理的一個重要組成部分。在實際應(yīng)用中,由于沒有充足的信息來設(shè)計固定系數(shù)的數(shù)字濾波器,或者設(shè)計規(guī)則會在濾波器正常運行時改變,因此我們需要研究自適應(yīng)濾波器。凡是需要處理未知統(tǒng)計環(huán)境下運算結(jié)果所產(chǎn)生的信號或需要處理非平穩(wěn)信號時,自適應(yīng)濾波器可以提供一種吸引人的解決方法,而且其性能通常遠優(yōu)于用常規(guī)方法設(shè)計的固定濾波器。此外,自適應(yīng)濾波器還能提供非自適應(yīng)方法所不可能提供的新的信號處理能力。 本論文從自適應(yīng)濾波器研究的重要意義入手,介紹了線性自適應(yīng)濾波器的基本原理、算法及設(shè)計方法,對幾種基于最小均方誤差準則或最小平方誤差準則的自適應(yīng)濾波器算法進行研究,最終基于一改近的LMS算法設(shè)計復(fù)數(shù)自適應(yīng)濾波器,并以VHDL語言編寫在maxplus平臺上進行仿真測試。
標簽: FPGA 自適應(yīng)濾波器
上傳時間: 2013-07-11
上傳用戶:W51631
自適應(yīng)濾波器的硬件實現(xiàn)一直是自適應(yīng)信號處理領(lǐng)域研究的熱點。隨著電子技術(shù)的發(fā)展,數(shù)字系統(tǒng)功能越來越強大,對器件的響應(yīng)速度也提出更高的要求。 本文針對用通用DSP 芯片實現(xiàn)的自適應(yīng)濾波器處理速度低和用HDL語言編寫底層代碼用FPGA實現(xiàn)的自適應(yīng)濾波器開發(fā)效率低的缺點,提出了一種基于DSP Builder系統(tǒng)建模的設(shè)計方法。以隨機2FSK信號作為研究對象,首先在matlab上編寫了LMS去噪自適應(yīng)濾波器的點M文件,改變自適應(yīng)參數(shù),進行了一系列的仿真,對算法迭代步長、濾波器的階數(shù)與收斂速度和濾波精度進行了研究,得出了最佳自適應(yīng)參數(shù),即迭代步長μ=0.0057,濾波器階數(shù)m=8,為硬件實現(xiàn)提供了參考。 然后,利用最新DSP Builder工具建立了基于LMS算法的8階2FSK信號去噪自適應(yīng)濾波器的模型,結(jié)合多種EDA工具,在EPFlOKl00EQC208-1器件上設(shè)計出了最高數(shù)據(jù)處理速度為36.63MHz的8階LMS自適應(yīng)濾波器,其速度是文獻[3]通過編寫底層VHDL代碼設(shè)計的8階自適應(yīng)濾波器數(shù)據(jù)處理速度7倍多,是文獻[50]采用DSP通用處理器TMS320C54X設(shè)計的8階自適應(yīng)濾波器處理速度25倍多,開發(fā)效率和器件性能都得到了大大地提高,這種全新的設(shè)計理念與設(shè)計方法是EDA技術(shù)的前沿與發(fā)展方向。 最后,采用異步FIFO技術(shù),設(shè)計了高速采樣自適應(yīng)濾波系統(tǒng),完成了對雙通道AD器件AD9238與自適應(yīng)濾波器的高速匹配控制,在QuartusⅡ上進行了仿真,給出了系統(tǒng)硬件實現(xiàn)的原理框圖,并將采樣濾波控制器與異步FIF0集成到同一芯片上,既能有效降低高頻可能引起的干擾又降低了系統(tǒng)的成本。
標簽: FPGA 高速采樣 自適應(yīng)濾波
上傳時間: 2013-06-01
上傳用戶:ynwbosss
電力系統(tǒng)自誕生以來,就孿生了電力系統(tǒng)諧波,隨著電子裝置的廣泛應(yīng)用,諧波問題變得日益嚴重,電力諧波已經(jīng)成為電力系統(tǒng)的公害。諧波檢測是諧波研究中的一個重要的分支,是解決其他相關(guān)諧波問題的基礎(chǔ),因此進行諧波檢測的研究具有重要的理論意義和實用價值。 本論文主要是從諧波檢測理論和實現(xiàn)方法上探討了高精度、高實時性諧波檢測數(shù)字系統(tǒng)的相關(guān)問題。 論文中闡述了電力系統(tǒng)諧波的相關(guān)概念和產(chǎn)生原理,并分析了電力諧波的特點。在檢測理論上,本文采用FFT理論來計算諧波含量,研究了Radix-2FFT在諧波檢測中的應(yīng)用,描述了FFT分析過程中的頻譜泄漏現(xiàn)象,并從理論上研究了頻譜泄漏的根源。 為了解決頻譜泄漏問題,本文提出了采用鎖相倍頻技術(shù)方法,跟蹤電力系統(tǒng)工頻頻率變化,從而有效減少頻譜泄漏。在諧波檢測中,F(xiàn)FT運算量很大、對速度和精度要求苛刻,本文探討了應(yīng)用FPGA實現(xiàn)FFT信號處理的方法。
標簽: FPGA 電力系統(tǒng) 諧波檢測
上傳時間: 2013-06-17
上傳用戶:gxf2016
隨著移動終端、多媒體、Internet網(wǎng)絡(luò)、通信,圖像掃描技術(shù)的發(fā)展,以及人們對圖象分辨率,質(zhì)量要求的不斷提高,用軟件壓縮難以達到實時性要求,而且會帶來因傳輸大量原始圖象數(shù)據(jù)帶來的帶寬要求,因此采用硬件實現(xiàn)圖象壓縮已成為一種必然趨勢。而熵編碼單元作為圖像變換,量化后的處理環(huán)節(jié),是圖像壓縮中必不可少的部分。研究熵編解碼器的硬件實現(xiàn),具有廣闊的應(yīng)用背景。本文以星載視頻圖像壓縮的硬件實現(xiàn)項目為背景,對熵編碼器和解碼器的硬件實現(xiàn)進行探討,給出了并行熵編碼和解碼器的實現(xiàn)方案。熵編解碼器中的難點是huffman編解碼器的實現(xiàn)。在設(shè)計并行huffman編碼方案時通過改善Huffman編碼器中變長碼流向定長碼流轉(zhuǎn)換時的控制邏輯,避免了因數(shù)據(jù)處理不及時造成數(shù)據(jù)丟失的可能性,從而保證了編碼的正確性。而在實現(xiàn)并行的huffman解碼器時,解碼算法充分利用了規(guī)則化碼書帶來的碼字的單調(diào)性,及在特定長度碼字集內(nèi)碼字變化的連續(xù)性,將并行解碼由模式匹配轉(zhuǎn)換為算術(shù)運算,提高了存儲器的利用率、系統(tǒng)的解碼效率和速度。在實現(xiàn)并行huffman編碼的基礎(chǔ)上,結(jié)合針對DC子帶的預(yù)測編碼,針對直流子帶的游程編碼,能夠?qū)D像壓縮系統(tǒng)中經(jīng)過DWT變換,量化,掃描后的數(shù)據(jù)進行正確的編碼。同時,在并行huffman解碼基礎(chǔ)上的熵解碼器也可以解碼出正確的數(shù)據(jù)提供給解碼系統(tǒng)的后續(xù)反量化模塊,進一步處理。在本文介紹的設(shè)計方案中,按照自頂向下的設(shè)計方法,對星載圖像壓縮系統(tǒng)中的熵編解碼器進行分析,進而進行邏輯功能分割及模塊劃分,然后分別實現(xiàn)各子模塊,并最終完成整個系統(tǒng)。在設(shè)計過程中,用高級硬件描述語言verilogHDL進行RTL級描述。利用了Altera公司的QuartusII開發(fā)平臺進行設(shè)計輸入、編譯、仿真,同時還采用modelsim仿真工具和symplicity的綜合工具,驗證了設(shè)計的正確性。通過系統(tǒng)波形仿真和下板驗證熵編碼器最高頻率可以達到127M,在62.5M的情況下工作正常。而熵解碼器也可正常工作在62.5M,吞吐量可達到2500Mbps,也能滿足性能要求。仿真驗證的結(jié)果表明:設(shè)計能夠滿足性能要求,并具有一定的使用價值。
上傳時間: 2013-05-19
上傳用戶:吳之波123
激光測距技術(shù)被廣泛應(yīng)用于現(xiàn)代工業(yè)測量、航空與大地的測量、國防及通信等諸多領(lǐng)域。本文從已獲得廣泛應(yīng)用的脈沖激光測距技術(shù)入手,重點分析了近年提出的自觸發(fā)脈沖激光測距技術(shù)(STPLR)特別是其中的雙自觸發(fā)脈沖激光測距技術(shù)(BSTPLR),通過分析發(fā)現(xiàn)其核心部件之一就是用于測量激光脈沖飛行時間(周期)的高精度高速計數(shù)器,而目前一般的方式是采用昂貴的進口高速計數(shù)器或?qū)S眉呻娐?ASIC)來完成,這使得激光測距儀在研發(fā)、系統(tǒng)的改造升級和自主知識產(chǎn)權(quán)保護等諸多方面受到制約,同時在其整體性能上特別是在集成化、小型化和高可靠性方面帶來阻礙。為此,本文研究了采用現(xiàn)場可編程門陣列(FPGA)來實現(xiàn)脈沖激光測距中的高精度高速計數(shù)及其他相關(guān)功能,基本解決了以上存在的問題。 論文通過對雙自觸發(fā)脈沖激光測距的主要技術(shù)要求和技術(shù)指標進行分析,對其中的信號處理單元采用了FPGA+單片機的設(shè)計形式。由FPGA主控芯片(EPF10K20TC144-4)作為周期測量模塊,在整個測距系統(tǒng)中是信號處理的核心部件,借助其用戶可編程特性及很高的內(nèi)部時鐘頻率,設(shè)計了專用于BSTPLR的高速高精度計數(shù)芯片,負責對測距信號產(chǎn)生電路中的時刻鑒別電路輸出信號進行計數(shù)。數(shù)據(jù)處理模塊則主要由單片機(AT89C51)來實現(xiàn)。系統(tǒng)可以通過鍵盤預(yù)置門控信號的寬度以均衡測量的精度和速度,測量結(jié)果采用7位LED數(shù)碼管顯示。本設(shè)計在近距離(大尺寸)范圍內(nèi)實驗測試時基本滿足設(shè)計要求。
標簽: FPGA 自觸發(fā)脈沖 激光測距 關(guān)鍵技術(shù)
上傳時間: 2013-06-02
上傳用戶:
隨著圖像處理和模式識別技術(shù)的進步,基于生物特征的識別技術(shù)成為蓬勃發(fā)展的高技術(shù)之一,根據(jù)IBG(InternationalBiometricGroup)組織對生物特征市場的統(tǒng)計和預(yù)測,該領(lǐng)域的收入的年增長率30-50%,到2008年,全球總收入將達到46.39億美元。而基于指紋特征的識別技術(shù)由于其獨特的可靠性,穩(wěn)定性,方便快捷的特點,恰好符合了市場的需求。目前指紋識別技術(shù)是生物識別領(lǐng)域中應(yīng)用最廣泛的識別技術(shù),也是研究與應(yīng)用的一個熱點。 SOPC片上可編程系統(tǒng)和嵌入式系統(tǒng)是當前電子設(shè)計領(lǐng)域中最熱門的概念。NiosⅡ是Altera公司開發(fā)的一種采用流水線技術(shù)、單指令流的RISC嵌入式處理器軟核,可以將它嵌入FPGA內(nèi)部,與用戶自定義邏輯結(jié)合構(gòu)成一個基于FPGA的片上系統(tǒng)。與嵌入式硬核相比較,嵌入式軟核具有更大的靈活性。而FPGA的高速性、恰恰滿足了指紋識別系統(tǒng)對速度的要求。 本文對指紋識別技術(shù)中各個環(huán)節(jié)的算法進行了較為深入的研究,結(jié)合NiosⅡ嵌入式處理器的特點,對算法進行了合理的選擇與優(yōu)化,形成了一套完整的指紋識別算法,并提出了一種基于FPGA的指紋識別系統(tǒng)硬件設(shè)計方案。 論文的內(nèi)容主要包括以下幾個方面: 1、對指紋圖像預(yù)處理、后處理和匹配算法進行了改進,提高了算法的性能;設(shè)計了一種適用于快速匹配的指紋特征數(shù)據(jù)結(jié)構(gòu);提出了一套基于特征點匹配的指紋識別算法。實驗結(jié)果表明該算法速度快、誤識率較低、可靠性較高,可以滿足實用的要求。 2、本著增加系統(tǒng)集成度、減小系統(tǒng)體積、提高便攜性、降低功耗和成本,同時提升系統(tǒng)的性能的原則,使用Altera公司提供的外圍設(shè)備IP核配合NiosⅡ處理器軟核搭建了一個單片嵌入式系統(tǒng),然后以內(nèi)嵌NiosⅡ軟核的FPGA和FPS200指紋采集器為核心芯片,外配片外RAM和Flash存儲器以及小鍵盤和LCD顯示屏等器件,設(shè)計了一個便攜式指紋識別系統(tǒng),提出了一套基于FPGA的硬件設(shè)計方案。 3、利用NiosⅡ開發(fā)板對硬件設(shè)計方案進行了初步的驗證,實現(xiàn)了指紋采集芯片F(xiàn)PS200與FPGA的接口,并進行了算法的移植。 實驗結(jié)果表明本文所提出的系統(tǒng)設(shè)計方案是可行的?;贔PGA的自動指紋識別系統(tǒng)在速度、功耗、體積、擴展性方面有著獨特的優(yōu)勢,具有廣闊的發(fā)展空間。最后提出了對這一設(shè)計繼續(xù)改進的思路和下一步研究的內(nèi)容。
標簽: FPGA 指紋識別 法的研究 硬件實現(xiàn)
上傳時間: 2013-06-07
上傳用戶:kikye
通信領(lǐng)域的主導(dǎo)技術(shù)有兩種:用于內(nèi)部商業(yè)通信的局域網(wǎng)(LAN)中的以太網(wǎng)(Ethernet)和廣域網(wǎng)(WAN)中的SDH(SynchronousDigitalHierarchy)。因為在SDH網(wǎng)絡(luò)上不直接支持以太網(wǎng),當企業(yè)(客戶)間需要彼此通信或企業(yè)(客戶)內(nèi)需要將其總部與分部連至同一LAN網(wǎng)時互連問題便應(yīng)運而生。 該研究課題的目的是研究在EoS(EthernetoverSDH)實現(xiàn)過程中存在的技術(shù)難題和協(xié)議實現(xiàn)的復(fù)雜性,提出一種簡單、快速、高效的協(xié)議實現(xiàn)方法。主要關(guān)注的是EoS系統(tǒng)中與協(xié)議幀映射相關(guān)的關(guān)鍵技術(shù),例如:自定義幀結(jié)構(gòu)、幀定位、全數(shù)字鎖相技術(shù)、流量控制技術(shù)等,最終完成EoS中這些關(guān)鍵技術(shù)模塊的設(shè)計。 該課題簡單分析EoS系統(tǒng)相關(guān)協(xié)議幀結(jié)構(gòu)及EoS系統(tǒng)的原理,闡述了FPGA技術(shù)的實現(xiàn)方法,重點在于利用業(yè)界最先進的EDA工具實現(xiàn)EoS系統(tǒng)中幀映射技術(shù)。系統(tǒng)中采用一種簡化了的點對點實現(xiàn)方案,對以太網(wǎng)的數(shù)據(jù)幀直接進行HDLC幀格式封裝,采用多通道的E1信道承載完整的HIDLC幀方式將HDLC幀映射到E1信道中,然后采用單通道承載多個完整的E1幀方式將E1映射到SDH信道中,從而把以太網(wǎng)幀有效地映射到SDH的負荷中,實現(xiàn)“透明的局域網(wǎng)服務(wù)”。這對在現(xiàn)有的SDH傳輸設(shè)備上承載以太網(wǎng),開發(fā)實現(xiàn)以太網(wǎng)的廣域連接設(shè)備,將會具有重要的意義。
上傳時間: 2013-04-24
上傳用戶:bugtamor
隨著微電子技術(shù)的發(fā)展,可編程邏輯器件取得了迅速的發(fā)展,其功能日益強大,F(xiàn)PGA內(nèi)部可用邏輯資源飛速增長,近來推出的FPGA都針對數(shù)字信號處理的特點做了特定設(shè)計,集成了存儲器、鎖相環(huán)(PLL)、硬件乘法器、DSP模塊等,通過使用各個公司提供的FPGA開發(fā)軟件使用硬件描述語言,可以實現(xiàn)特定的信號處理算法,如FFT、FIR等算法,為電子設(shè)計工程師提供了新的選擇。實時圖像處理系統(tǒng)采用FPGA+DSP的結(jié)構(gòu)來完成整個復(fù)雜的圖像處理算法。將圖像處理算法進行分類,F(xiàn)PGA和DSP份協(xié)作發(fā)揮各自的長處,對于算法實現(xiàn)簡單、運算量大、實時性高的這類處理過程由大容量高性能的FPGA實現(xiàn),DSP則用來處理經(jīng)過預(yù)處理后的圖像數(shù)據(jù),來運行算法結(jié)構(gòu)復(fù)雜,乘加運算多的算法。整個系統(tǒng)主要包括FPGA處理單元、DSP處理單元以及PCI接口通訊三個部分。主要取得的了以下的研究成果:(1)研究了FPGA的工作原理及應(yīng)用,完成了Stratix芯片的選型。設(shè)計了數(shù)字圖像處理板的電路原理圖和PCB設(shè)計圖。并對電路板進行調(diào)試,工作正常。(2)完成了FPGA程序下載電纜的PCB電路設(shè)計,并調(diào)試成功,應(yīng)用到FPGA的調(diào)試下載配置中,取得了良好的實驗與經(jīng)濟效果。(3)充分利用FPGA的設(shè)計開發(fā)軟件與工具,完成了中值濾波、形態(tài)學濾波和自適應(yīng)閾值的FPGA實現(xiàn),并給出了詳細的實現(xiàn)過程。將算法下載到FPGA芯片,經(jīng)過試驗調(diào)試,達到要求。(4)研究了PCI接口通訊的實現(xiàn)方式,選用PCI9054芯片實現(xiàn)通訊,完成PCI接口電路設(shè)計,經(jīng)過調(diào)試,實現(xiàn)了中斷、DMA等方式,滿足了數(shù)據(jù)傳輸?shù)囊?。?)學習了C6701DSP芯片的工作特性以及內(nèi)部功能結(jié)構(gòu),完成了DSP外圍存儲器的擴展、時鐘信號發(fā)生以及電源模塊等外圍電路的設(shè)計。
上傳時間: 2013-07-16
上傳用戶:xiaowei314
隨著現(xiàn)代雷達技術(shù)的不斷發(fā)展,電子偵察設(shè)備面臨電磁環(huán)境日益復(fù)雜多變,發(fā)展寬帶化、數(shù)字化、多功能、軟件化的電子偵察設(shè)備已是一項重要的任務(wù).然而,目前的寬帶A/D與后續(xù)DSP之間的工作速率總有一到兩個數(shù)量級的差別,二者之間的瓶頸成為電子偵察系統(tǒng)數(shù)字化的最大障礙.通信領(lǐng)域軟件無線電的成功應(yīng)用為電子偵察系統(tǒng)的發(fā)展提供了一種理想模式.另一方面,微電子技術(shù)的快速發(fā)展,以及FPGA的廣泛應(yīng)用,在很大程度上影響了數(shù)字電路的設(shè)計與開發(fā).這也為解決高速A/D與DSP處理能力之間的矛盾提供了一種有效的解決方法.為了解決寬帶A/D與后續(xù)DSP之間的瓶頸問題,本文給出了一種基于多相濾波的寬帶數(shù)字下變頻結(jié)構(gòu),并從軟件無線電原理出發(fā),從理論推導(dǎo)和計算機仿真兩方面對該結(jié)構(gòu)進行了驗證,并進一步給出該結(jié)構(gòu)改進方案以及改進的多相濾波數(shù)字下變頻結(jié)構(gòu)的硬件實現(xiàn)方法.本文將多相濾波下變頻的并行結(jié)構(gòu)應(yīng)用到數(shù)字下變頻電路中,并在后繼的混頻模塊中也采用并行混頻的方式來實現(xiàn),不僅在一定程度上解決了二者之間的瓶頸問題,同時也大大提高了實時處理速度.經(jīng)過多相濾波下變頻處理后的數(shù)據(jù),在速率和數(shù)據(jù)量上都有大幅減少,達到了現(xiàn)有通用DSP器件處理能力的要求.另外,本人還用FPGA設(shè)計了實驗電路,利用微機串口,與實驗?zāi)繕税暹M行控制和數(shù)據(jù)交換.利用FPGA的在線編程特性,可以方便靈活的對各種實現(xiàn)方法加以驗證和比較.
上傳時間: 2013-07-13
上傳用戶:華華123
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1