軟件無線電是近年提出的新的通信體系，由于其具有靈活性和可重配置性并且符合通信的發(fā)展趨勢，已成為通信系統(tǒng)設(shè)計的研究熱點。因此對基于軟件無線電的調(diào)制解調(diào)技術(shù)進(jìn)行深入細(xì)致的研究非常有意義。 本文首先從闡述軟件無線電的理論基礎(chǔ)入手，對多速率信號處理中的內(nèi)插和抽取、帶通采樣、數(shù)字變頻等技術(shù)進(jìn)行了分析與探討，為設(shè)計和實現(xiàn)8PSK調(diào)制解調(diào)器提供了非常重要的理論依據(jù)。然后，研究了8PSK調(diào)制解調(diào)技術(shù)，詳細(xì)論述了它們的基本概念和原理，提出了系統(tǒng)實現(xiàn)方案，在DSP+FPGA平臺上實現(xiàn)了8PSK信號的正確調(diào)制解調(diào)。文中著重研究了突發(fā)通信的同步和頻偏糾正算法，針對同步算法選取了一種基于能量檢測法的快速位同步算法，采用相關(guān)器實現(xiàn)，同時實現(xiàn)位同步和幀同步。并且對于突發(fā)通信的多普勒頻偏糾正，設(shè)計了一個基于自動頻率控制(AFC)環(huán)的頻偏檢測器，通過修改數(shù)控振蕩器(NCO)的頻率控制字方法來校正本地載波頻率，整個算法結(jié)構(gòu)簡單，運(yùn)算量小，頻偏校正速度快，具有較好的實用性。其次，對相干解調(diào)的初始相位進(jìn)行糾正時，提出了一種簡單易行的CORDIC方法，同時對FPGA編程當(dāng)中的一些關(guān)鍵問題進(jìn)行了介紹。最后，設(shè)計了自適應(yīng)調(diào)制解調(diào)器，根據(jù)信噪比和誤碼率來自適應(yīng)的改變調(diào)制方式，以達(dá)到最佳的傳輸性能。
標(biāo)簽： FPGA 8PSK 調(diào)制解調(diào)
上傳時間： 2013-04-24
上傳用戶：mingaili888
轉(zhuǎn)矩的測量對各種機(jī)械產(chǎn)品的研究開發(fā)、測試分析、質(zhì)量檢驗、安全和優(yōu)化控制等工作有重要的意義。現(xiàn)有的轉(zhuǎn)矩傳感器一般結(jié)構(gòu)復(fù)雜，制造安裝困難。本文介紹了一種結(jié)構(gòu)簡單，測量精度高的新型轉(zhuǎn)矩傳感器——基于FPGA和單片機(jī)的光柵轉(zhuǎn)矩傳感器。 本文主要工作包括： 1、介紹了當(dāng)前轉(zhuǎn)矩傳感器的發(fā)展現(xiàn)狀，分析了各種類型轉(zhuǎn)矩傳感器的特點和存在的不足。 2、介紹了光柵轉(zhuǎn)矩傳感器的工作原理，將光柵輸出的光電信號轉(zhuǎn)換成矩形波信號，通過分析旋轉(zhuǎn)軸的各種運(yùn)動對光電輸出信號的影響，得知兩路矩形波信號的相位與扭轉(zhuǎn)角的關(guān)系，從而得到系統(tǒng)測量方案，并推導(dǎo)出具體的測量計算公式。 3、構(gòu)建了系統(tǒng)實驗平臺，主要由被測量主軸、光柵對機(jī)構(gòu)、光電裝置座三個部分構(gòu)成。 4、基于現(xiàn)場可編程門陣列(FPGA)和單片機(jī)，完成系統(tǒng)硬件電路及軟件設(shè)計。 5、根據(jù)動態(tài)測量數(shù)據(jù)的時變性、隨機(jī)性、相關(guān)性和動態(tài)性等，研究了動態(tài)測量數(shù)據(jù)的處理方法。 6、對系統(tǒng)調(diào)試和實驗。采取先對各個單元模塊獨(dú)立調(diào)試與實驗的方法，對每個單元電路的性能進(jìn)行分析處理，然后進(jìn)行聯(lián)合調(diào)試與實驗，并對傳感器進(jìn)行標(biāo)定。 7、對系統(tǒng)誤差進(jìn)行分析，并提出了改進(jìn)措施。
上傳時間： 2013-06-19
上傳用戶：xiangwuy
頻率是電子技術(shù)領(lǐng)域內(nèi)的一個基本參數(shù)，同時也是一個非常重要的參數(shù)。穩(wěn)定的時鐘在高性能電子系統(tǒng)中有著舉足輕重的作用，直接決定系統(tǒng)性能的優(yōu)劣。隨著電子技術(shù)的發(fā)展，測頻系統(tǒng)使用時鐘的提高，測頻技術(shù)有了相當(dāng)大的發(fā)展，但不管是何種測頻方法，±1個計數(shù)誤差始終是限制測頻精度進(jìn)一步提高的一個重要因素。 本設(shè)計闡述了各種數(shù)字測頻方法的優(yōu)缺點。通過分析±1個計數(shù)誤差的來源得出了一種新的測頻方法：檢測被測信號，時基信號的相位，當(dāng)相位同步時開始計數(shù)，相位再次同步時停止計數(shù)，通過相位同步來消除計數(shù)誤差，然后再通過運(yùn)算得到實際頻率的大小。根據(jù)M/T法的測頻原理，已經(jīng)出現(xiàn)了等精度的測頻方法，但是還存在±1的計數(shù)誤差。因此，本文根據(jù)等精度測頻原理中閘門時間只與被測信號同步，而不與標(biāo)準(zhǔn)信號同步的缺點，通過分析已有等精度澳孽頻方法所存在±1個計數(shù)誤差的來源，采用了全同步的測頻原理在FPGA器件上實現(xiàn)了全同步數(shù)字頻率計。根據(jù)全同步數(shù)字頻率計的測頻原理方框圖，采用VHDL語言，成功的編寫出了設(shè)計程序，并在MAX+PLUS Ⅱ軟件環(huán)境中，對編寫的VHDL程序進(jìn)行了仿真，得到了很好的效果。最后，又討論了全同步頻率計的硬件設(shè)計并給出了電路原理圖和PCB圖。對構(gòu)成全同步數(shù)字頻率計的每一個模塊，給出了較詳細(xì)的設(shè)計方法和完整的程序設(shè)計以及仿真結(jié)果。
標(biāo)簽： FPGA 數(shù)字頻率計
上傳時間： 2013-06-05
上傳用戶：wys0120
現(xiàn)代通信系統(tǒng)要求通信距離遠(yuǎn)、通信容量大、傳輸質(zhì)量好。作為其關(guān)鍵技術(shù)之一的調(diào)制解調(diào)技術(shù)一直是人們研究的一個重要方向。用FPGA實現(xiàn)調(diào)制解調(diào)器具有體積小、功耗低、集成度高、可軟件升級、抗干擾能力強(qiáng)的特點，符合未來通信技術(shù)發(fā)展的方向。論文從以下幾個方面討論和實現(xiàn)了基于FPGA的調(diào)制解調(diào)系統(tǒng)。 論文首先介紹了調(diào)制解調(diào)系統(tǒng)的發(fā)展現(xiàn)狀及FPGA的相關(guān)知識。然后介紹了幾種常見的相位調(diào)制解調(diào)方式，重點是QDPSK調(diào)制解調(diào)系統(tǒng)的理論算法。 論文重點介紹了QDPSK解調(diào)調(diào)制系統(tǒng)的具體實現(xiàn)。首先，在在MATLAB環(huán)境下對系統(tǒng)里的每個子模塊完成了功能仿真，并取得滿意的仿真結(jié)果；其次，在QDPSK調(diào)制解調(diào)系統(tǒng)功能仿真正確的基礎(chǔ)上，對每個模塊的功能編寫C++算法，并且驗證了算法的正確性和可實現(xiàn)性；最后，在altera公司的FPGA開發(fā)平臺Quartus Ⅱ 6.0上，采用Verilog硬件描述語言對QDPSK調(diào)制解調(diào)系統(tǒng)實現(xiàn)了時序仿真和綜合仿真。
上傳時間： 2013-04-24
上傳用戶：lepoke
頻率合成技術(shù)廣泛應(yīng)用于通信、航空航天、儀器儀表等領(lǐng)域，目前，常用的頻率合成技術(shù)有直接頻率合成、鎖相頻率合成和直接數(shù)字頻率合成(DDS)等。其中DDS是一種新的頻率合成方法，是頻率合成的一次革命。全數(shù)字化的DDS技術(shù)由于具有頻率分辨率高、頻率切換速度快、相位噪聲低和頻率穩(wěn)定度高等優(yōu)點而成為現(xiàn)代頻率合成技術(shù)中的佼佼者。隨著數(shù)字集成電路、微電子技術(shù)和EDA技術(shù)的深入研究，DDS技術(shù)得到了飛速的發(fā)展。 DDS是把一系列數(shù)字量化形式的信號通過D/A轉(zhuǎn)換形成模擬量形式的信號的合成技術(shù)。主要是利用高速存儲器作查尋表，然后通過高速D/A轉(zhuǎn)換產(chǎn)生已經(jīng)用數(shù)字形式存入的正弦波(或其它任意波形)。一個典型的DDS系統(tǒng)應(yīng)包括以下三個部分：相位累加器可以時鐘的控制下完成相位的累加；相位一幅度碼轉(zhuǎn)換電路一般由ROM實現(xiàn)；D/A轉(zhuǎn)換電路，將數(shù)字形式的幅度碼轉(zhuǎn)換成模擬信號。 現(xiàn)場可編程門陣列(FPGA)設(shè)計靈活、速度快，在數(shù)字專用集成電路的設(shè)計中得到了廣泛的應(yīng)用。本論文主要討論了如何利用FPGA來實現(xiàn)一個DDS系統(tǒng)，該DDS系統(tǒng)的硬件結(jié)構(gòu)是以FPGA為核心實現(xiàn)的，使用Altera公司的Cyclone系列FPGA。 文章首先介紹了頻率合成器的發(fā)展，闡述了基于FPGA實現(xiàn)DDS技術(shù)的意義；然后介紹了DDS的基本理論；接著介紹了FPGA的基礎(chǔ)知識如結(jié)構(gòu)特點、開發(fā)流程、使用工具等；隨后介紹了利用FPGA實現(xiàn)直接數(shù)字頻率合成(DDS)的原理、電路結(jié)構(gòu)、優(yōu)化方法等。重點介紹DDS技術(shù)在FPGA中的實現(xiàn)方法，給出了部分VHDL源程序。采用該方法設(shè)計的DDS系統(tǒng)可以很容易地嵌入到其他系統(tǒng)中而不用外接專用DDS芯片，具有高性能、高性價比，電路結(jié)構(gòu)簡單等特點；接著對輸出信號頻譜進(jìn)行了分析，特別是對信號的相位截斷誤差和幅度量化誤差進(jìn)行了詳細(xì)的討論，由此得出了改善系統(tǒng)性能的幾種方法；最后給出硬件實物照片和測試結(jié)果，并對此作了一定的分析。
上傳時間： 2013-07-05
上傳用戶：suxuan110425
隨著國民經(jīng)濟(jì)的發(fā)展和社會的進(jìn)步，人們越來越需要便捷的交通工具，從而促進(jìn)了汽車工業(yè)的發(fā)展，同時汽車發(fā)動機(jī)檢測維修等相關(guān)行業(yè)也發(fā)展起來。在汽車發(fā)動機(jī)檢測維修中，發(fā)動機(jī)電腦(Electronic Control．Unit-ECU)檢測維修是其中最關(guān)鍵的部分。發(fā)動機(jī)電腦根據(jù)發(fā)動機(jī)的曲軸或凸輪軸傳感器信號控制發(fā)動機(jī)的噴油、點火和排氣。所以，維修發(fā)動機(jī)電腦時，必須對其施加正確的信號。目前，許多發(fā)動機(jī)的曲軸和凸輪軸傳感器信號已不再是正弦波和方波等傳統(tǒng)信號，而是多種復(fù)雜波形信號。為了能夠提供這種信號，本文研究并設(shè)計了一種能夠產(chǎn)生復(fù)雜波形的低成本任意波形發(fā)生器(Arbitrary Waveform Generator-AWG)。 本文提出的任意波形發(fā)生器依據(jù)直接數(shù)字頻率合成(Direct Digial FrequencySynthesis-DDFS)原理，采用自行設(shè)計現(xiàn)場可編程門陣列(FPGA)的方案實現(xiàn)頻率合成，擴(kuò)展數(shù)據(jù)存儲器存儲波形的量化幅值(波形數(shù)據(jù))，在微控制單元(MCU)的控制與協(xié)調(diào)下輸出頻率和相位均可調(diào)的信號。 任意波形發(fā)生器主要由用戶控制界面、DDFS模塊、放大及濾波、微控制器系統(tǒng)和電源模塊五部分組成。在設(shè)計中采用FPGA芯片EPF10K10QC208-4實現(xiàn)DDFS的硬件算法。波形調(diào)整及濾波由兩級放大電路來完成：第一級對D/A輸出信號進(jìn)行調(diào)整；第二級完成信號濾波及信號幅值和偏移量的調(diào)節(jié)。電源模塊利用三端集成穩(wěn)壓器進(jìn)行電壓值變換，利用極性轉(zhuǎn)換芯片ICL7660實現(xiàn)正負(fù)極性轉(zhuǎn)換。 該任意波形發(fā)生器與通用模擬信號源相比具有：輸出頻率誤差小，分辨率高，可產(chǎn)生任意波形，成本低，體積小，使用方便，工作穩(wěn)定等優(yōu)點，十分適合汽車維修行業(yè)使用，具有較好的市場前景。
標(biāo)簽： FPGA 任意波形發(fā)生器
上傳時間： 2013-05-28
上傳用戶：cylnpy
伴隨高速DSP技術(shù)的廣泛應(yīng)用，實時快速可靠地進(jìn)行數(shù)字信號處理成為用戶追求的目標(biāo)。同時，由于可編程器件在速度和集成度方面的飛速提高，使得利用硬件實現(xiàn)數(shù)字信號實時快速可靠處理有了新的途徑。 FIR濾波器是數(shù)字信號處理中常用部件，它的最大優(yōu)點在于：設(shè)計任何幅頻特性時，可以具有嚴(yán)格的線性相位，這一點對數(shù)字信號的實時處理非常關(guān)鍵。 FPGA是常用的可編程器件，它所具有的查找表結(jié)構(gòu)非常適用于實現(xiàn)實時快速可靠的FIR濾波器，在加上VHDL語言靈活的描述方法以及與硬件無關(guān)的特點，使得使用VHDL語言基于FPGA芯片實現(xiàn)FIR濾波器成為研究的方向。 本文對基于FPGA的FIR數(shù)字濾波器實現(xiàn)進(jìn)行了研究，并設(shè)計了一個16階的FIR低通濾波器。所做的主要工作為： 1.以FIR數(shù)字濾波器的基本理論為依據(jù)，使用分布式算法作為濾波器的硬件實現(xiàn)算法，并對其進(jìn)行了詳細(xì)的討論。針對分布式算法中查找表規(guī)模過大的缺點，采用多塊查找表的方式減小硬件規(guī)模。 2.在設(shè)計中采用了自頂向下的層次化、模塊化的設(shè)計思想，將整個濾波器劃分為多個模塊，利用VHDL語言的描述方法進(jìn)行了各個功能模塊的設(shè)計，最終完成了FIR數(shù)字濾波器的系統(tǒng)設(shè)計。 3.采用FLEX10K系列器件實現(xiàn)一個16階的FIR低通濾波器的設(shè)計實例，用MAX+PLUSII軟件進(jìn)行了仿真，并用MATLAB對仿真結(jié)果進(jìn)行了分析，證明所設(shè)計的FIR數(shù)字濾波器功能正確。 仿真結(jié)果表明，本論文所設(shè)計的FIR濾波器硬件規(guī)模較小，采樣率達(dá)到了17.73MHz。同時只要將查找表進(jìn)行相應(yīng)的改動，就能分別實現(xiàn)低通、高通、帶通FIR濾波器，體現(xiàn)了設(shè)計的靈活性。
上傳時間： 2013-04-24
上傳用戶：zdluffy
相位激光測距是一種高精度的距離測量技術(shù)，隨著電子器件和信號處理技術(shù)的發(fā)展，這種測距技術(shù)在軍用和民用領(lǐng)域必將得到更為廣泛的研究和應(yīng)用。本文介紹了一種基于FPGA嵌入式技術(shù)的相位激光測距系統(tǒng)，該系統(tǒng)采用先進(jìn)的FPGA技術(shù)，實現(xiàn)了調(diào)制信號產(chǎn)生、信息控制與處理三個模塊的整合，解決了傳統(tǒng)相位激光測距所難以克服的弱點。 文中闡述了激光測距和調(diào)制信號源的基本原理，分析了影響測距精度的因素，指出應(yīng)用DDS技術(shù)可以實現(xiàn)寬帶、高精度的調(diào)制信號輸出，說明了引起DDS輸出信號雜散的原因和解決的辦法。分析了應(yīng)用FFT運(yùn)算實現(xiàn)信號相位提取的基本原理及設(shè)計方法，采用這種檢相技術(shù)，可以極大地提高測相精度與靈敏度。提出了基于FPGA嵌入式系統(tǒng)的相位式激光測距機(jī)的整體設(shè)計，并就各部分進(jìn)行了詳細(xì)的分析與設(shè)計。介紹了激光測距系統(tǒng)的外圍電路和基于QuartusⅡ集成軟件平臺的部分硬件電路的設(shè)計，并對其中的設(shè)計進(jìn)行了仿真和驗證，總結(jié)提出了對系統(tǒng)今后的進(jìn)一步改進(jìn)和完善的思路。
標(biāo)簽： FPGA 嵌入式系統(tǒng) 激光測距機(jī)
上傳時間： 2013-06-28
上傳用戶：cc111
頻率特性測試儀(簡稱掃頻儀)是一種測試電路頻率特性的儀器，它廣泛應(yīng)用于無線電、電視、雷達(dá)及通信等領(lǐng)域，為分析和改善電路的性能提供了便利的手段。而傳統(tǒng)的掃頻儀由多個模塊構(gòu)成，電路復(fù)雜，體積龐大，而且在高頻測量中，大量的分立元件易受溫度變化和電磁干擾的影響。為此，本文提出了集成化設(shè)計的方法，針對可編程邏輯器件的特點，對硬件實現(xiàn)方法進(jìn)行了探索。 本文對三大關(guān)鍵技術(shù)進(jìn)行了深入研究： 第一，由掃頻信號發(fā)生器的設(shè)計出發(fā)，對直接數(shù)字頻率合成技術(shù)(DDS)進(jìn)行了系統(tǒng)的理論研究，并改進(jìn)了ROM壓縮方法，在提高壓縮比的同時，改進(jìn)了DDS系統(tǒng)的雜散度，并且利用該方法實現(xiàn)了幅度和相位可調(diào)制的DDS系統(tǒng)-掃頻信號發(fā)生器。 第二，為了提高系統(tǒng)時鐘的工作頻率，對流水線算法進(jìn)行了深入的研究，并針對累加器的特點，進(jìn)行了一系列的改進(jìn)，使系統(tǒng)能在100MHz的頻率下正常工作。 第三，從系統(tǒng)頻率特性測試的理論出發(fā)，研究如何在FPGA中提高多位數(shù)學(xué)運(yùn)算的速度，從而提出了一種實現(xiàn)多位BCD碼除法運(yùn)算的方法—高速串行BCD碼除法；隨后，又將流水線技術(shù)應(yīng)用于該算法，對該方法進(jìn)行改進(jìn)，完成了基于流水線技術(shù)的BCD碼除法運(yùn)算的設(shè)計，并用此方法實現(xiàn)了頻率特性的測試。 在研究以上理論方法的基礎(chǔ)上，以大規(guī)模可編程邏輯器件EP1K100QC208和微處理器89C52為實現(xiàn)載體，提出了基于單片機(jī)和FPGA體系結(jié)構(gòu)的集成化設(shè)計方案；以VerilogHDL為設(shè)計語言，實現(xiàn)了頻率特性測試儀主要部分的設(shè)計。該頻率特性測試儀完成掃頻信號的輸出和頻率特性的測試兩大主要任務(wù)，而掃頻信號源和頻率特性測試這兩大主要模塊可集成在一片可編程邏輯器件中，充分體現(xiàn)了可編程邏輯器件的優(yōu)勢。 本文首先對相關(guān)的概念理論進(jìn)行了介紹，包括DDS原理、流水線技術(shù)等，進(jìn)而提出了系統(tǒng)的總體設(shè)計方案，包括設(shè)計工具、語言和實現(xiàn)載體的選擇，而后，簡要介紹了微處理器電路和外圍電路，最后，較為詳細(xì)地闡述了兩個主要模塊的設(shè)計，并給出了實現(xiàn)方式。
上傳時間： 2013-06-08
上傳用戶：xiangwuy
頻率合成技術(shù)廣泛應(yīng)用于通信、航空航天、儀器儀表等領(lǐng)域。目前，常用的頻率合成技術(shù)有直接式頻率合成，鎖相頻率合成和直接數(shù)字頻率合成(DDS)。本次設(shè)計是利用FPGA完成一個DDS系統(tǒng)并利用該系統(tǒng)實現(xiàn)模擬信號的數(shù)字化調(diào)頻。 DDS是把一系列數(shù)字量形式的信號通過D/A轉(zhuǎn)換形成模擬量形式的信號的合成技術(shù)。主要是利用高速存儲器作查尋表，然后通過高速D/A轉(zhuǎn)換器產(chǎn)生已經(jīng)用數(shù)字形式存入的正弦波(或其他任意波形)。一個典型的DDS系統(tǒng)應(yīng)包括：相位累加器，可在時鐘的控制下完成相位的累加；相位碼—幅度碼轉(zhuǎn)換電路，一般由ROM實現(xiàn)；DA轉(zhuǎn)換電路，將數(shù)字形式的幅度碼轉(zhuǎn)換成模擬信號。DDS系統(tǒng)可以很方便地獲得頻率分辨率很精細(xì)且相位連續(xù)的信號，也可以通過改變相位字改變信號的相位，因此也廣泛用于數(shù)字調(diào)頻和調(diào)相。本次數(shù)字化調(diào)頻的基本思想是利用AD轉(zhuǎn)換電路將模擬信號轉(zhuǎn)換成數(shù)字信號，同時用該數(shù)字信號與一個固定的頻率字累加，形成一個受模擬信號幅度控制的頻率字，從而獲得一個頻率受模擬信號的幅度控制的正弦波，即實現(xiàn)了調(diào)頻。該DDS數(shù)字化調(diào)頻方案的硬件系統(tǒng)是以FPGA為核心實現(xiàn)的。使用Altera公司的ACEX1K系列FPGA，整個系統(tǒng)由VHDL語言編程，開發(fā)軟件為MAX+PLUSⅡ。經(jīng)過實際測試，該系統(tǒng)在頻率較低時與理論值完全符合，但在高頻時，受器件速度的限制，波形有較大的失真。
標(biāo)簽： FPGA DDS 數(shù)字化 調(diào)頻
上傳時間： 2013-06-14
上傳用戶：ljt101007
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
