· 摘要： 隨著數(shù)字技術的發(fā)展,數(shù)字濾波器的功能越來越受到人們的注意和廣泛應用,它有精度高、靈活性大等突出特點.FIR數(shù)字濾波具有穩(wěn)定性高,嚴格的線性相位,能用FFT算法實現(xiàn)等特點.通過FPGA實現(xiàn)FIR數(shù)字濾波具有實時性高、處理速度快、精度高的特點.文章先通過MatIab DSP Builder設計出FIR濾波器模型,然后利用Simulink進行模型仿真.再用ModelSim
上傳時間： 2013-07-14
上傳用戶：wuyuying
異步FIFO是一種先進先出的電路，使用在需要產(chǎn)時數(shù)據(jù)接口的部分，用來存儲、緩沖在兩個異步時鐘之間的數(shù)據(jù)傳輸。在異步電路中，由于時鐘之間周期和相位完全獨立，因而數(shù)據(jù)的丟失概率不為零。如何設計一個高可靠性、高速的異步FIFO電路便成為一個難點。本設計介紹解決這一問題的一種方法。本設計采用VHDL語言的形式，在QuartusII的開發(fā)平臺下完成，繼而下載到FPGA中實現(xiàn)。
上傳時間： 2013-07-30
上傳用戶：muyehuli
高精度的信號源是各種測試和實驗過程中不可缺少的工具，在通信、雷達、測量、控制、教學等領域應用十分廣泛。傳統(tǒng)的頻率合成方法設計的信號源在功能、精度、成本等方面均存在缺陷和不足，不能滿足電子技術的發(fā)展要求，直接數(shù)字合成（Direct Digital Synthesis）DDS技術可以提供高性能、高頻高精度的信號源，方便地獲得分辨率高且相位連續(xù)的信號，基于FPGA的DDS技術提供了升級方便并且成本低廉的解決方案。 本文對DDS的基本原理和輸出頻譜特性進行理論分析，總結出雜散分布規(guī)律。同時以DDS的頻譜分析為基礎，給出了幾種改善雜散的方法。本文結合相關文獻資料采用傅立葉變換的方法對相位截斷時DDS雜散信號的頻譜特性進行了研究，得到了雜散分布的規(guī)律性結論，并應用在程序設計程中；DDS技術的實現(xiàn)依賴于高速、高性能的數(shù)字器件，本文將FPGA器件和DDS技術相結合，確定了FPGA器件的整體設計方案，詳細說明了各個模塊的功能和設計方法，并對其關鍵部分進行了優(yōu)化設計，從而實現(xiàn)了波形發(fā)生器數(shù)字電路部分的功能。軟件部分采用模塊設計方法，十分方便調(diào)試。為了得到滿足設計要求的模擬波形，本文還設計了幅度調(diào)節(jié)、D/A轉換和低通濾波等外圍硬件電路。 實驗結果表明，本文設計的基于DDS技術的多波形信號源基本能夠滿足普通學生實驗室的要求。
標簽： FPGA 算法 數(shù)字頻率合成器
上傳時間： 2013-06-11
上傳用戶：woshiayin
· 摘要： 本文研究了由線性反饋移位寄存器(Linear Feedback Shift Registers,LFSR)生成m序列的原理,并對LFSR電路結構作了改進,利用基于現(xiàn)代DSP技術的DSP Builder軟件,設計了一種周期、相位可調(diào)的m序列發(fā)生器.經(jīng)調(diào)試與仿真,結果表明該方法硬件結構簡單、開發(fā)周期短,為系統(tǒng)設計或測試帶來很大的便利.
上傳時間： 2013-07-18
上傳用戶：fuzhoulinzexu
通信接口--編解碼 曼徹斯特編碼（Manchester Encoding），也叫做相位編碼(PE)，是 一個同步時鐘編碼技術，被物理層使用 來編碼一個同步位流的時鐘和數(shù)據(jù)
上傳時間： 2013-06-30
上傳用戶：baiom
北斗衛(wèi)星導航系統(tǒng)空間信號接口控制文件 1 文件范疇 2 系統(tǒng)概述 2.1 空間星座 2.2 坐標系統(tǒng) 2.3 時間系統(tǒng) 3 B1 信號規(guī)范 3.1 信號結構和基本特性參數(shù) 3.1.1信號結構 3.1.2信號基本特性 3.2 射頻信號特性 3.2.1載波頻率 3.2.2衛(wèi)星信號工作帶寬及帶外抑制 3.2.3雜散 3.2.4載波相位噪聲 3.2.5用戶接收信號電平 3.2.6信號相關性 3.3 B1 頻點測距碼
上傳時間： 2013-04-24
上傳用戶：Alick
本文介紹了如何用VHDL進行DDS的設計，其中關鍵的相位累加器，正弦信號發(fā)生器等用VHDL描述
上傳時間： 2013-08-05
上傳用戶：新手無憂
文章介紹了系統(tǒng)的硬件電路原理與具體實現(xiàn)方法，其中主要包括載波恢\r\n復電路，PN 碼捕獲電路和跟蹤電路，并針對Xilinx 公司FPGA 的特點，對各電\r\n路的實現(xiàn)進行優(yōu)化設計，在不影響系統(tǒng)穩(wěn)定性和精度的前提下，減少硬件資源\r\n消耗，提高硬件利用率。設計利用Verilog 硬件描述語言完成，通過后仿真驗證\r\n電路正確性，并給出綜合結果。
上傳時間： 2013-08-09
上傳用戶：qiaoyue
直接數(shù)字頻率合成（Direct Digital Fraquency Synthesis,即DDFS，一般簡稱DDS）是從相位概念出發(fā)直接合成所需要波形的一種新的頻率合成技術。
標簽： Fraquency Synthesis Digital Direct
上傳時間： 2013-08-27
上傳用戶：wpt
Verilog實現(xiàn)的DDS正弦信號發(fā)生器和測頻測相模塊，DDS模塊可產(chǎn)生兩路頻率和相位差均可預置調(diào)整的值正弦波，頻率范圍為20Hz-5MHz，相位范圍為0°-359°，測量的數(shù)據(jù)通過引腳傳輸給單片機，單片機進行計算和顯示。
標簽： Verilog DDS 正弦信號發(fā)生器 模塊
上傳時間： 2013-08-28
上傳用戶：asdfasdfd
