<strike id="4caw4"></strike>
一個關于文本語義分布方面的ppt,中科院計算所的
標簽： 分布 方面 計算
上傳時間： 2015-09-20
上傳用戶：watch100
一 個 3 D 魔 方 的 實 現
標簽：
上傳時間： 2015-09-21
上傳用戶：xuanchangri
使用VHDL設計一個適用於ETSI OFDM的時間和頻率同步處理器
標簽： VHDL ETSI OFDM
上傳用戶：luke5347
自適應最小均方（LMS）算法（基于matlab平臺）
標簽： matlab LMS 算法
上傳時間： 2014-01-07
上傳用戶：671145514
一本非常好的介紹視頻方面的書,對初接觸視頻開發人員有非常好的幫助
標簽： 視頻 方面 視頻開發
上傳時間： 2015-09-22
上傳用戶：GavinNeko
模擬電路的仿真,能對正弦波,方波等信號進行積分等仿真
標簽： 仿真 模擬電路 方波 信號
上傳時間： 2014-07-17
上傳用戶：bruce
一般計算機或電腦算不出如此龐大之數字,此程式即能解決此問題,因為輸出太多，所以把它存進檔案。
標簽： 程式
上傳時間： 2013-12-18
上傳用戶：love_stanford
發光二極管&LED顯示程序清單 方波輸出以及BEEP蜂鳴程序清單
標簽： BEEP LED 清單 發光二極管
上傳時間： 2014-01-16
上傳用戶：wang0123456789
.NET 編寫的Web應用程序！有需要的朋友可以下載的直看！
標簽： NET Web 編寫 應用程序
上傳時間： 2015-09-23
上傳用戶：ddddddos
用verilog設計密勒解碼器 一、題目： 設計一個密勒解碼器電路 二、輸入信號： 1． DIN：輸入數據 2． CLK：頻率為2MHz的方波，占空比為50％ 3． RESET：復位信號，低有效 三、輸入信號說明： 輸入數據為串行改進密勒碼，每個碼元持續時間為8μs，即16個CLK時鐘；數據流是由A、B、C三種信號組成； A：前8個時鐘保持“1”，接著5個時鐘變為“0”，最后3個時鐘為“1”。 B：在整個碼元持續時間內都沒有出現“0”，即連續16個時鐘保持“1”。 C：前5個時鐘保持“0”，后面11個時鐘保持“1”。 改進密勒碼編碼規則如下： 如果碼元為邏輯“1”，用A信號表示。 如果碼元為邏輯“0”，用B信號表示，但以下兩種特例除外：如果出現兩個以上連“0”，則從第二個“0”起用C信號表示；如果在“通信起始位”之后第一位就是“0”，則用C信號表示，以下類推； “通信起始位”，用C信號表示； “通信結束位”，用“0”及緊隨其后的B信號表示。 “無數據”，用連續的B信號表示。
標簽： verilog 2MHz DIN CLK
上傳時間： 2013-12-02
蟲蟲下載站版權所有 京ICP備2021023401號-1
