當執(zhí)行機構需要的不是控制量的絕對值，而是控制量的增量（例如去驅動 步進電動機）時，需要用PID的“增量算法”。 增量式PID控制算法可以通過（2-4）式推導出。
上傳時間： 2013-04-24
上傳用戶：haoxiyizhong
針對單件車間調度問題，設計一種基于整數(shù)編碼的單親遺傳算法。該算法既具有單親遺傳算法運算量小、不存在“早熟收斂”現(xiàn)象等優(yōu)點，在編碼中又體現(xiàn)了單件車間調度的“保序性”等工藝約束條件，增強了調度算法的整體性
上傳時間： 2013-04-24
上傳用戶：笨小孩
區(qū)截裝置測速法是現(xiàn)代靶場中彈丸測速的普遍方法，測時儀作為區(qū)截裝置測速系統(tǒng)的主要組成部分，其性能直接影響彈丸測速的可靠性和精度。本文根據(jù)測時儀的發(fā)展現(xiàn)狀，按照設計要求，設計了一種基于單片機和FPGA的高精度智能測時儀，系統(tǒng)工作穩(wěn)定、操作方便、測時精度可達25ns。 本文詳細給出了系統(tǒng)的設計方案。該方案提出了一種在后端用單片機處理干擾信號的新方法，簡化了系統(tǒng)硬件電路的設計，提高了測時精度；提出了一種基于系統(tǒng)基準時間的測時方案，相對于傳統(tǒng)的測時方法，該方案為分析試驗過程提供了有效數(shù)據(jù)，進一步提高了系統(tǒng)工作的可靠性；給出了一種輸入信息處理的有效方法，保證了系統(tǒng)工作的穩(wěn)定性。 本文設計了系統(tǒng)FPGA邏輯電路，包括輸入信號的整形濾波、輸入信號的捕捉、時基模塊、異步時鐘域間數(shù)據(jù)傳遞、與單片機通信、單片機I/O總線擴展等；實現(xiàn)了系統(tǒng)單片機程序，包括單片機和。FPGA的數(shù)據(jù)交換、干擾信號排除和彈丸測速測頻算法的實現(xiàn)、LCD液晶菜單的設計和打印機的控制、FLASH的讀寫、上電后對FPGA的配置、與上位機的通信等；分析了系統(tǒng)的誤差因素，給出了系統(tǒng)的誤差和相對誤差的計算公式；通過實驗室模擬測試以及靶場現(xiàn)場測試，結果表明系統(tǒng)工作可靠、精度滿足設計要求、人機界面友好。
上傳時間： 2013-07-25
上傳用戶：pwcsoft
在超深亞微米技術工藝下，布局成為超大規(guī)模集成電路物理設計中至關重要的一步。由于現(xiàn)場可編程門陣列(Field Programable Gate Array，F(xiàn)PGA)布線資源的預先確定性，使得FPGA的布局更為重要。本文以建立高性能、低擁擠的布局為目標，從FPGA芯片結構和布局算法兩方面進行了深入研究。論文提出了一種通用的層次式FPGA(HFPGA)結構模型及布局模型，并且給出了該模型的數(shù)學計算公式；提出將元件之間的層次距離轉化為線長的方法，實現(xiàn)了基于線網模型的高精度布局算法：提出利用矩形的對角線元件之間層次來代替線長，從而達到優(yōu)化線長的同時提高布通率的快速布局算法。實驗結果表明，兩種算法均在北卡羅來納微電子中心(MCNC)學術芯片測試案例上取得了較理想的布局實驗效果，為下一步的布線工作建立了良好的基礎接口，并且完成了初始布線的工作。本FPGA結構模型的提出和布局算法的實現(xiàn)也都為工業(yè)界提供了借鑒價值。
上傳時間： 2013-04-24
上傳用戶：nbdedu
隨著各種通信系統(tǒng)數(shù)量的日益增多，為了充分地利用有限的頻譜資源，高頻譜利用率的調制技術不斷被應用。偏移正交相移鍵控(OQPSK: Offset QuadraturePhase Shift Keying)是一種恒包絡調制技術，具有較高的頻譜利用率和功率利用率，廣泛應用于衛(wèi)星通信系統(tǒng)和地面移動通信系統(tǒng)。因此，對于OQPSK全數(shù)字解調技術的研究具有一定的理論價值。 本文以軟件無線電和全數(shù)字解調的相關理論為指導，成功設計并實現(xiàn)了基于FPGA的OQPSK全數(shù)字解調。論文介紹了OQPSK全數(shù)字接收解調原理和基于軟件無線電設計思想的全數(shù)字接收機的基本結構，詳細闡述了當今OQPSK數(shù)字解調中載波頻率同步、載波相位同步、時鐘同步和數(shù)據(jù)幀同步的一些常用算法，并選擇了相應算法構建了三種系統(tǒng)級的實現(xiàn)方案。通過MATLAB對解調方案的仿真和性能分析，確定了FPGA中的系統(tǒng)實現(xiàn)方案。在此基礎上，本文采用VerilogHDL硬件描述語言在Altera公司的Quartus II開發(fā)平臺上設計了同步解調系統(tǒng)中的各個模塊，還對各模塊和整個系統(tǒng)在ModelSim中進行了時序仿真驗證，并對設計中出現(xiàn)的問題進行了修正。最后，經過FPGA調試工具嵌入式邏輯分析儀SignalTapⅡ的硬件實際測試，本文對系統(tǒng)方案進行了最終的改進與調整。 實際測試結果表明，本文的設計最終能夠達到了預期的指標和要求。本課題設計經過時序和資源優(yōu)化后還可以向ASIC和系統(tǒng)級SOC轉化，以進一步縮小系統(tǒng)體積、降低成本和提高電路的可靠性，因此具有良好的實際應用價值。
上傳時間： 2013-07-14
上傳用戶：aappkkee
基于FPGA的GPS中頻信號捕獲算法及其采樣器實現(xiàn)
上傳時間： 2013-07-02
上傳用戶：WsyzxxnSej
基于FPGA的RSA密碼算法的模冪模乘的快速實現(xiàn)
標簽： RSA 模 密碼算法 快速實現(xiàn)
上傳時間： 2013-04-24
上傳用戶：xuanjie
基于FPGA的超聲圖像三維重建算法的研究
上傳時間： 2013-04-24
上傳用戶：ykykpb
隨著電子技術的快速發(fā)展，計算機的性能得到了極大的提高，使得利用計算機實現(xiàn)人類的視覺功能成為目前計算機領域中最熱門的課題之一。基于視頻的目標檢測與跟蹤技術是計算機視覺領域中最主要的研究方向之一，它是智能監(jiān)控、人機交互、移動機器人視覺導航、工業(yè)機器人手眼系統(tǒng)等應用的基礎和關鍵技術。在科學研究和工程應用上都有十分誘人的前景。 論文提出了以FPGA為核心的思想，設計出一套應用于背景靜止視頻序列的動態(tài)目標檢測與跟蹤系統(tǒng)。通過位置固定的攝像頭監(jiān)控某一區(qū)域，分析攝像頭采集到的動態(tài)視頻序列，計算出目標的運動參數(shù)。與傳統(tǒng)的基于PC機的視頻動態(tài)目標跟蹤系統(tǒng)相比，適應了目標跟蹤系統(tǒng)對圖像處理速度的實時性與數(shù)據(jù)帶寬越來越高的要求，同時成本較低、設計更靈活，而且硬件重構性好、處理速度快、系統(tǒng)易于升級。 論文的主要工作包括：構建目運動標跟蹤系統(tǒng)軟件平臺和硬件平臺。應用MATLAB對目標檢測算法進行仿真分析比較。采用Synplifty Pro、ModelSim和TimingDesigner等各種EDA軟件工具對系統(tǒng)中各個層次的模塊進行時序設計、代碼編寫、仿真驗證等。最后使用QuartusⅡ將整個系統(tǒng)工程文件綜合、布局布線。在察看時序報告無誤后，將系統(tǒng)配置文件下載至FPGA開發(fā)板中。 實現(xiàn)結果表明：所設計的系統(tǒng)能很好地工作在FPGA中，實現(xiàn)了設計要求，為視覺智能監(jiān)控打下基礎。
標簽： FPGA 目標跟蹤 系統(tǒng)設計
上傳時間： 2013-08-05
上傳用戶：亮劍2210
300種加解密算法，通過MSVC 6.0 and EGCS/cygwin32 1.1編譯。MD2, MD5, SHA-1, MD5-MAC, HMAC, XOR-MAC, DES,IDEA, SHARK, GOST, CAST-128, Diamond2, RC2, RC5, RC6, MARS, ……。
上傳時間： 2013-04-24
上傳用戶：yph853211
