fpga 設(shè)計參考資料。雙向端口設(shè)計參考。
標(biāo)簽： VerilogHDL 雙向端口
上傳時間： 2013-07-09
上傳用戶：waizhang
本論文圍繞大容量汽輪發(fā)電機的進相運行展開了研究工作。全文共分七章。第一章首先闡述了發(fā)電機進相運行的重要性和迫切性，對國內(nèi)外相關(guān)方面的研究概況作了較為系統(tǒng)全面的綜述，并對本論文的研究內(nèi)容作了簡單介紹。第二章給出了低頻三維渦流電磁場的復(fù)邊值問題，并介紹了復(fù)矢量場的一些理論基礎(chǔ)。然后分別利用伴隨算子和伴隨場函數(shù)(廣義相互作用原理)、最小作用原理和拉格朗日乘子法(廣義變分原理)，建立了低頻三維渦流電磁場中非自伴算子問題的變分描述。上述三種方法所得的結(jié)果與Galerkin法的結(jié)果完全一致。第三章介紹了圓柱坐標(biāo)系下基于拱形體單元的三維穩(wěn)態(tài)溫度場有限元計算模型，并將變分法的結(jié)果與Galerkin法的結(jié)果進行了對比。第四章建立了汽輪發(fā)電機端部三維行波渦流電磁場的數(shù)學(xué)模型，在渦流控制方程中引入了罰函數(shù)項以使庫倫規(guī)范自動滿足，并應(yīng)用廣義相互作用原理導(dǎo)出了對應(yīng)的泛函變分及其有限元計算格式。然后對多臺大容量汽輪發(fā)電機端部的渦流電磁場進行了實例計算，并分析了罰函數(shù)項對數(shù)值解穩(wěn)定性的影響以及影響端部電磁場的各種因素。第五章建立了大型汽輪發(fā)電機端部三維溫度場的有限元計算模型，并應(yīng)用傳熱學(xué)理論研究了散熱系數(shù)、等效熱傳導(dǎo)系數(shù)等問題。然后求解了QFSS-300-2型汽輪發(fā)電機端部大壓圈上的三維溫度場分布，并與兩臺機組多種工況下的實測數(shù)據(jù)進行了對比。第六章介紹了二維穩(wěn)態(tài)溫度場的邊值問題及其等價變分，導(dǎo)出了其有限元計算格式。然后求解了QFQS-200-2型汽輪發(fā)電機端部壓圈上的溫度分布，并與實測數(shù)據(jù)進行了對比。第七章首先定性研究了汽輪發(fā)電機從遲相運行到進相運行過程中不同區(qū)域上磁場強度的變化規(guī)律。然后介紹了發(fā)電機變參數(shù)數(shù)學(xué)模型，結(jié)合實測數(shù)據(jù)以及最小二乘回歸分析計算了發(fā)電機穩(wěn)態(tài)運行時的相關(guān)電氣參數(shù)，并分析了發(fā)電機各物理量之間的相互關(guān)系。隨后分析了不同工況下發(fā)電機端部結(jié)構(gòu)件上的渦流損耗及溫升的變化趨勢。最后，利用發(fā)電機變參數(shù)模型給出了發(fā)電機的飽和功角特性、靜穩(wěn)極限以及運行極限圖。
上傳時間： 2013-07-10
上傳用戶：stampede
針對儀器儀表向高端產(chǎn)品的發(fā)展趨勢，課題提出并設(shè)計實現(xiàn)了一種基于嵌入式μC/OS-Ⅱ操作系統(tǒng)和ARM7微處理器為核心的控制平臺，使儀表的使用更加方便、智能。系統(tǒng)融合了嵌入式系統(tǒng)、USB通信、LAN通信、顯示等多項快速發(fā)展的技術(shù)，通過USB模塊和LAN網(wǎng)絡(luò)的數(shù)據(jù)傳輸，實現(xiàn)了高端儀表與外部設(shè)備的通信，整個平臺具有高速、實時傳輸數(shù)據(jù)等特性，能夠廣泛地應(yīng)用于多種行業(yè)的現(xiàn)場測量中。 硬件方面，課題采用具有ARM7TDMI核的LPC2220微處理器作為系統(tǒng)的控制平臺，并結(jié)合應(yīng)用設(shè)計出了顯示模塊、USB通信模塊、LAN通信模塊?？刂破脚_通過USB通信模塊和LAN通信模塊，建立與外部設(shè)備的數(shù)據(jù)處理通道，將與SPI接口連接的儀表數(shù)據(jù)進行傳輸處理。USB接口電路采用了Cypress公司的CY7C68001芯片，LAN通信模塊則采用了CIRRUSLOGIC的以太網(wǎng)控制器CS8900實現(xiàn)底層驅(qū)動。 軟件方面，首先將μC/OS-Ⅱ操作系統(tǒng)移植到ARM7上，并在嵌入式μC/OS-Ⅱ環(huán)境下編寫了各硬件模塊的驅(qū)動程序。在驅(qū)動程序的基礎(chǔ)上設(shè)計了VFD顯示程序、USB通信和網(wǎng)絡(luò)通信等應(yīng)用模塊，驗證了數(shù)據(jù)處理平臺具有的各項功能。網(wǎng)絡(luò)通信模塊中，WEB SERVER在控制平臺實現(xiàn)，在上位PC上輸入服務(wù)器的固定IP地址，實現(xiàn)控制命令的發(fā)送、數(shù)據(jù)包的接收等功能。 經(jīng)測試，系統(tǒng)運行正常，較好的實現(xiàn)了各項設(shè)計目標(biāo)，從而證明了本文的方法是可行的。本系統(tǒng)為高端儀表的數(shù)據(jù)處理提供了一個有效的解決方案，具有良好的應(yīng)用前景。
上傳時間： 2013-06-06
上傳用戶：cooran
本文研究基于ARM與FPGA的高速數(shù)據(jù)采集系統(tǒng)技術(shù)。論文完成了ARM+FPGA結(jié)構(gòu)的共享存儲器結(jié)構(gòu)設(shè)計，實現(xiàn)了ARMLinux系統(tǒng)的軟件設(shè)計，包括觸摸屏控制、LCD顯示、正弦插值算法設(shè)計以及各種顯示算法設(shè)計等。同時進行了信號的高速采集和處理的實際測試，對實驗測試數(shù)據(jù)進行了分析。 論文分別從軟件和硬件兩方面入手，闡述了基于ARM處理器和FPGA芯片的高速數(shù)據(jù)采集的硬件系統(tǒng)設(shè)計方法，以及基于ARMLinux操作系統(tǒng)的設(shè)備驅(qū)動程序設(shè)計和應(yīng)用程序設(shè)計。 硬件方面，在FPGA平臺上，我們首先利用乒乓操作的方式將一路高速數(shù)據(jù)信號轉(zhuǎn)換成頻率為原來頻率1/4的4路低速數(shù)據(jù)信號，再將這四路數(shù)據(jù)分別存儲到4個FIFO中，然后再對這4個FIFO中的數(shù)據(jù)拼接并存儲在FPGA片上的雙端口雙時鐘RAM中，最后將FPGA的雙端口雙時鐘RAM掛載到ARM系統(tǒng)的總線上，實現(xiàn)了ARM和FPGA共享存儲器的系統(tǒng)結(jié)構(gòu)，使ARM處理器可以直接讀取這個雙端口雙時鐘的RAM中的數(shù)據(jù)，從而大大提高了數(shù)據(jù)采集與處理的效率。在采樣頻率控制電路設(shè)計方面，我們通過使FIFO的數(shù)據(jù)存儲時鐘降低為標(biāo)準(zhǔn)狀態(tài)下的1/n實現(xiàn)數(shù)據(jù)采集頻率降為標(biāo)準(zhǔn)狀態(tài)的1/n，從而實現(xiàn)了由FPGA控制的可變頻率的數(shù)據(jù)采集系統(tǒng)。 軟件方面，為了更有效地管理和拓展系統(tǒng)功能，我們移植了ARMLinux操作系統(tǒng)，并在S3C2410平臺上設(shè)計實現(xiàn)了基于Linux操作系統(tǒng)的觸摸屏驅(qū)動程序設(shè)計、LCD驅(qū)動程序移植、自定義的FPGA模塊驅(qū)動程序設(shè)計、LCD顯示程序設(shè)計、多線程的應(yīng)用程序設(shè)計。應(yīng)用程序能夠控制FPGA數(shù)據(jù)采集系統(tǒng)工作。 在前端采樣頻率為125MHz情況下，系統(tǒng)可以正常工作。能夠?qū)崿F(xiàn)對頻率在5MHz以下的信號波形的直接顯示；對5MHz至40MHz的信號，使用正弦插值算法進行處理，顯示效果良好。同時這種硬件結(jié)構(gòu)可擴展性強，可以在此基礎(chǔ)上實現(xiàn)8路甚至16路緩沖的系統(tǒng)結(jié)構(gòu)，可以使系統(tǒng)支持更高的采樣頻率。
標(biāo)簽： FPGA ARM 高速數(shù)據(jù) 采集
上傳時間： 2013-07-04
上傳用戶：林魚2016
本論文以開發(fā)基于ARM核的USB2.0-AHB接口IP此項目為依托，致力于在Windows XP操作系統(tǒng)上使用DDK(Driver Development Kit)設(shè)計和開發(fā)一個基于WDM的主機端驅(qū)動程序。開發(fā)該驅(qū)動程序的目的是為了對該IP進行FPGA測試以及配合設(shè)備端驅(qū)動程序的開發(fā)，該驅(qū)動程序能夠完成即插即用功能，塊傳輸，同步傳輸，控制傳輸以及對Flash的操作五項主要功能。 論文首先介紹了基于WDM的USB驅(qū)動程序設(shè)計原理，其中包括了從結(jié)構(gòu)到通信流對USB主機系統(tǒng)的介紹，編寫WDM驅(qū)動程序的基礎(chǔ)理論(主要介紹了數(shù)個相關(guān)的重要概念、驅(qū)動程序的基本組成)，以及在開發(fā)對Flash操作的例程會使用到的Mass Storage類協(xié)議的簡要介紹。在介紹設(shè)計原理后，論文從總體的系統(tǒng)應(yīng)用環(huán)境和結(jié)構(gòu)薊數(shù)據(jù)傳輸、內(nèi)部模塊以及軟硬件體系結(jié)構(gòu)幾個方面簡要描述了該IP的系統(tǒng)設(shè)計。接著論文通過分析主機端驅(qū)動程序功能需求，提出了驅(qū)動程序的總體構(gòu)架以及分步式的設(shè)計流程，具體步驟是先實現(xiàn)驅(qū)動程序的正常加載以及基本PnP功能，然后實現(xiàn)塊傳輸、同步傳輸以及控制傳輸，最后完成對Flash操作例程的設(shè)計。隨后論文詳細闡述了對上述五項主要功能模塊的設(shè)計；其中對Flash操作例程的設(shè)計是難點，作者通過分析Bulk-Only協(xié)議和UFI命令規(guī)范，提出程序的詳細設(shè)計方案。論文最后簡要介紹了調(diào)試驅(qū)動程序的方法，以及驅(qū)動程序的測試內(nèi)容、部分測試結(jié)果以及測試結(jié)論。 本論文研究對象為基于ARM核的USB2.0-AHB接口IP主機端驅(qū)動程序，因為其研究主體是一個基于WDM的主機端驅(qū)動程序，因此有其普遍性；但是它以開發(fā)基于ARM核的USB2.0-AHB接口IP這個項目為依托，其目的是為項目服務(wù)，因此它有其特殊性。它是一項既有普遍性又有特殊性的研究。
上傳時間： 2013-05-19
上傳用戶：2007yqing
DFT(Discrete Fourier Transformation)是數(shù)字信號分析與處理如圖形、語音及圖像等領(lǐng)域的重要變換工具,直接計算DFT的計算量與變換區(qū)間長度N的平方成正比.當(dāng)N較大時,因計算量太大,直接用DFT算法進行譜分析和喜好的實時處理是不切實際的.快速傅里葉變換(Fast Fourier Transformation,簡稱FFT)使DFT運算效率提高1~2個數(shù)量級.本文的目的就是研究如何應(yīng)用FPGA這種大規(guī)?？删幊踢壿嬈骷崿F(xiàn)FFT的算法.本設(shè)計主要采用先進的基-4DIT算法研制一個具有實用價值的FFT實時硬件處理器.在FFT實時硬件處理器的設(shè)計實現(xiàn)過程中,利用遞歸結(jié)構(gòu)以及成組浮點制運算方式,解決了蝶形計算、數(shù)據(jù)傳輸和存儲操作協(xié)調(diào)一致問題.合理地解決了位增長問題.同時,采用并行高密度乘法器和流水線(pipeline)工作方式,并將雙端口RAM、只讀ROM全部內(nèi)置在FPGA芯片內(nèi)部,使整個系統(tǒng)的數(shù)據(jù)交換和處理速度得以很大提高,實際合理地解決了資源和速度之間相互制約的問題.本設(shè)計采用Verilog HDL硬件描述語言進行設(shè)計,由于在設(shè)計中采用Xilinx公司提供的稱為Core的IP功能塊極大地提高了設(shè)計效率.
標(biāo)簽： FPGA FFT 數(shù)字處理器 硬件實現(xiàn)
上傳時間： 2013-06-20
上傳用戶：小碼農(nóng)lz
在溫差電偶實驗中,要保持冷端溫度恒定,通常是將其冷端置于冰水混和物中。這種方法需要制冰,實驗準(zhǔn)備復(fù)雜,且效果也不很理想。對實驗進行改進,制作一臺冷端溫度補償器,用其取代冰水混和物。實踐證明,補償器工作
上傳時間： 2013-05-27
上傳用戶：hongmo
單端反激開關(guān)電源變壓器設(shè)計:單端反激開關(guān)電源的變壓器實質(zhì)上是一個耦合電感，它要承擔(dān)著儲能、變壓、傳遞能量等工作。下面對工作于連續(xù)模式和斷續(xù)模式的單端反激變換器的變壓器設(shè)計進行了總結(jié)。1、已知的
標(biāo)簽： 單端 反激開關(guān)電源 變壓器設(shè)計
上傳時間： 2013-04-24
上傳用戶：xjz632
利用端口串行通信接口卡來擴展多個串行口是解決工業(yè)過程中集散控制系統(tǒng)的一種有效方法,文中介紹了利用MOXA公司生產(chǎn)的8端口串行通信接口板在PC機與89C51單片機之間進行串行通信的擴展方法,給出了使用多
上傳時間： 2013-07-20
上傳用戶：風(fēng)之驕子
可配置端口電路是FPGA芯片與外圍電路連接關(guān)鍵的樞紐，它有諸多功能：芯片與芯片在數(shù)據(jù)上的傳遞(包括對輸入信號的采集和輸出信號輸出)，電壓之間的轉(zhuǎn)換，對外圍芯片的驅(qū)動，完成對芯片的測試功能以及對芯片電路保護等。 本文采用了自頂向下和自下向上的設(shè)計方法，依據(jù)可配置端口電路能實現(xiàn)的功能和工作原理，運用Cadence的設(shè)計軟件，結(jié)合華潤上華0.5μm的工藝庫，設(shè)計了一款性能、時序、功耗在整體上不亞于xilinx4006e[8]的端口電路。主要研究以下幾個方面的內(nèi)容： 1.基于端口電路信號寄存器的采集和輸出方式，本論文設(shè)計的端口電路可以通過配置將它設(shè)置成單沿或者雙沿的觸發(fā)方式[7]，并完成了Verilog XL和Hspiee的功能和時序仿真，且建立時間小于5ns和保持時間在0ns左右。和xilinx4006e[8]相比較滿足設(shè)計的要求。 2.基于TAP Controller的工作原理及它對16種狀態(tài)機轉(zhuǎn)換的控制，對16種狀態(tài)機的轉(zhuǎn)換完成了行為級描述和實現(xiàn)了捕獲、移位、輸出、更新等主要功能仿真。 3.基于邊界掃描電路是對觸發(fā)器級聯(lián)的構(gòu)架這一特點，設(shè)計了一款邊界掃描電路，并運用Verilog XL和Hspiee對它進行了功能和時序的仿真。達到對芯片電路測試設(shè)計的要求。 4.對于端口電路來講，有時需要將從CLB中的輸出數(shù)據(jù)實現(xiàn)異或、同或、與以及或的功能，為此本文采用二次函數(shù)輸出的電路結(jié)構(gòu)來實現(xiàn)以上的功能，并運用Verilog XL和Hspiee對它進行了功能和時序的仿真。滿足設(shè)計要求。 5.對于0.5μm的工藝而言，輸入端口的電壓通常是3.3V和5V，為此根據(jù)設(shè)置不同的上、下MOS管尺寸來調(diào)整電路的中點電壓，將端口電路設(shè)計成3.3V和5V兼容的電路，通過仿真性能上已完全達到這一要求。此外，在輸入端口處加上擴散電阻R和電容C組成噪聲濾波電路，這個電路能有效地抑制加到輸入端上的白噪聲型噪聲電壓[2]。 6.在噪聲和延時不影響電路正常工作的范圍內(nèi)，具有三態(tài)控制和驅(qū)動大負載的功能。通過對管子尺寸的大小設(shè)置和驅(qū)動大小的仿真表明：在實現(xiàn)TTL高電平輸出時，最大的驅(qū)動電流達到170mA，而對應(yīng)的xilinx4006e的TTL高電平最大驅(qū)動電流為140mA[8]；同樣，在實現(xiàn)CMOS高電平最大驅(qū)動電流達到200mA,而xilinx4006e的CMOS驅(qū)動電流達到170[8]mA。 7.與xilinx4006e端口電路相比，在延時和面積以及功耗略大的情況下，本論文研究設(shè)計的端口電路增加了雙沿觸發(fā)、將輸出數(shù)據(jù)實現(xiàn)二次函數(shù)的輸出方式、通過添加譯碼器將配置端口的數(shù)目減少的新的功能，且驅(qū)動能力更加強大。
上傳時間： 2013-06-03
上傳用戶：aa54
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
