論文于單片機(jī)控制的基步進(jìn)電機(jī)調(diào)速系統(tǒng)的設(shè)計 摘要: 步進(jìn)電機(jī)是將電脈沖信號轉(zhuǎn)變?yōu)榻俏灰苹蚓€位移的開環(huán)控制元件。在非超載的情況下，電機(jī)的轉(zhuǎn)速、停止的位置只取決于脈沖信號的頻率和脈沖數(shù)，而不受負(fù)載變化的影響，即給電機(jī)加一個脈沖信號，電機(jī)則轉(zhuǎn)過一個步距角。這一線性關(guān)系的存在，加上步進(jìn)電機(jī)只有周期性的誤差而無累積誤差等特點。使得在速度、位置等控制領(lǐng)域用步進(jìn)電機(jī)來控制變的非常的簡單。步進(jìn)電機(jī)的調(diào)速一般是改變輸入步進(jìn)電機(jī)的脈沖的頻率來實現(xiàn)步進(jìn)電機(jī)的調(diào)速，因為步進(jìn)電機(jī)每給一個脈沖就轉(zhuǎn)動一個固定的角度，這樣就可以通過控制步進(jìn)電機(jī)的一個脈沖到下一個脈沖的時間間隔來改變脈沖的頻率，延時的長短來具體控制步進(jìn)角來改變電機(jī)的轉(zhuǎn)速，從而實現(xiàn)步進(jìn)電機(jī)的調(diào)速。在本設(shè)計方案中采用AT89C51型單片機(jī)內(nèi)部的定時器改變CP脈沖的頻率從而實現(xiàn)對步進(jìn)電機(jī)的轉(zhuǎn)速進(jìn)行控制，實現(xiàn)電機(jī)調(diào)速與正反轉(zhuǎn)的功能。
標(biāo)簽： zip 單片機(jī)控制 步進(jìn)電機(jī) 調(diào)速系統(tǒng)
上傳時間： 2013-06-15
上傳用戶：yw14205
隨著電子技術(shù)和計算機(jī)技術(shù)的飛速發(fā)展，視頻圖像處理技術(shù)近年來得到極大的重視和長足的發(fā)展，其應(yīng)用范圍主要包括數(shù)字廣播、消費類電子、視頻監(jiān)控、醫(yī)學(xué)成像及文檔影像處理等領(lǐng)域。當(dāng)前視頻圖像處理主要問題是當(dāng)處理的數(shù)據(jù)量很大時，處理速度慢，執(zhí)行效率低。而且視頻算法的軟件和硬件仿真和驗證的靈活性低。 本論文首先根據(jù)視頻信號的處理過程和典型視頻圖像處理系統(tǒng)的構(gòu)成提出了基于FPGA的視頻圖像處理系統(tǒng)總體框圖；其次選擇視頻轉(zhuǎn)換芯片SAA7113，完成視頻圖像采集模塊的設(shè)計，主要分三步完成：1)配置視頻轉(zhuǎn)換芯片的工作模式，完成視頻轉(zhuǎn)化芯片SAA7113的初始化：2)通過分析輸出數(shù)據(jù)流的格式標(biāo)準(zhǔn)，來識別奇偶場信號、場消隱信號和有效行數(shù)據(jù)的開始和結(jié)束信號三種控制信號，并根據(jù)控制信號，用Verilog硬件描述語言編程實現(xiàn)圖像數(shù)據(jù)的采集；3)分析SRAM的讀寫控制時序，采用兩塊SRAM完成圖像數(shù)據(jù)的存儲。然后編寫軟件測試文件，在ISE Simulator仿真環(huán)境進(jìn)行程序測試與運行，并分析仿真結(jié)果，驗證了數(shù)據(jù)采集和存儲的正確性；最后，對常用視頻圖像算法的MATLAB仿真，選擇適當(dāng)?shù)乃阕樱捎霉ぞ進(jìn)ATLAB、System Generator for DSP和ISE，利用模塊構(gòu)建方式，搭建視頻算法平臺，實現(xiàn)圖像平滑濾波、銳化濾波算法，在Simulink中仿真并自動生成硬件描述語言和網(wǎng)表，對資源的消耗做簡要分析。 本論文的創(chuàng)新點是采用新的開發(fā)環(huán)境System Generator for DSP實現(xiàn)視頻圖像算法。這種開發(fā)視頻圖像算法的方式靈活性強(qiáng)、設(shè)計周期短、驗證方便、是視頻圖像處理發(fā)展的必然趨勢。
標(biāo)簽： FPGA 視頻圖像 處理系統(tǒng)
上傳時間： 2013-05-20
上傳用戶：fudong911
本文研究了基于Nios Ⅱ的FPGA-CPU調(diào)試技術(shù)。論文研究了NiosⅡ嵌入式軟核處理器的特性；實現(xiàn)了以Nios Ⅱ嵌入式處理器為核心的FPGA-CPU調(diào)試系統(tǒng)的軟、硬件設(shè)計；對兩種不同類型的FPGA-CPU進(jìn)行了實際調(diào)試，對實驗數(shù)據(jù)進(jìn)行了分析。 在硬件方面，為了控制和檢測FPGA-CPU，設(shè)計并實現(xiàn)了FPGA-CPU的控制電路、FPGA-CPU的內(nèi)部通用寄存器組掃描電路、存儲器電路等；完成了各種外圍設(shè)備接口的設(shè)計；實現(xiàn)了調(diào)試系統(tǒng)的整體設(shè)計。 在軟件方面，設(shè)計了調(diào)試監(jiān)控軟件，完成了對FPGA-CPU運行的控制和信號狀態(tài)的監(jiān)測。這些信號包括地址和數(shù)據(jù)總線以及各種寄存器的數(shù)據(jù)等；實現(xiàn)了多種模式下的FPGA-CPU調(diào)試支持單時鐘調(diào)試、單步調(diào)試和軟件斷點多種調(diào)試模式。此外，設(shè)計了專用的編譯軟件，實現(xiàn)了基于不同指令系統(tǒng)的偽匯編程序編譯，提高了調(diào)試效率。 本文作者在實現(xiàn)了FPGA-CPU調(diào)試系統(tǒng)基礎(chǔ)上，對兩種指令系統(tǒng)不同、結(jié)構(gòu)迥異的FPGA-CPU進(jìn)行實際調(diào)試。調(diào)試結(jié)果表明，這種基于IP核的可復(fù)用設(shè)計技術(shù)，能夠在一個FPGA芯片內(nèi)實現(xiàn)調(diào)試系統(tǒng)和FPGA-CPU的無縫連接，能夠有效地調(diào)試FPGA-CPU。
標(biāo)簽： FPGACPU Nios 調(diào)試
上傳時間： 2013-08-04
上傳用戶：zhch602
本文首先介紹了步進(jìn)電機(jī)的細(xì)分電流控制策略(實質(zhì)是細(xì)分控制函數(shù)發(fā)生器)，然后討論了圓弧插 補(bǔ)產(chǎn)生步進(jìn)電機(jī)細(xì)分電流的控制方法。最后介紹一 個行之有效的優(yōu)化修正方法—— 加權(quán)補(bǔ)償法。
標(biāo)簽： 步進(jìn)電機(jī) 分 函數(shù)
上傳時間： 2013-07-28
上傳用戶：lgs12321
本文提出了一種基于SOPC 片上可編程的全數(shù)字化步進(jìn)電機(jī)控制系統(tǒng)，本系統(tǒng)是以 FPGA 為核心控制器件，將驅(qū)動邏輯功能模塊和控制器成功地集成在FPGA 上實現(xiàn)，充分 發(fā)揮了硬件邏輯電路對數(shù)字信號高速的并行處理能力，可以使步進(jìn)電機(jī)繞組電流細(xì)分達(dá)到 4096，且細(xì)分?jǐn)?shù)可以自動調(diào)節(jié)，極大地提高了控制精度和驅(qū)動器的集成度，減小了驅(qū)動器 體積。
標(biāo)簽： FPGA 步進(jìn)電機(jī) 正弦波
上傳時間： 2013-05-21
上傳用戶：pei5
單片機(jī)與DSP之間通信問題一直是大家關(guān)注得焦點，目前已出現(xiàn)的不少解決方案但大多針對于5V工作電壓的DSP系 統(tǒng),筆者對諸方案進(jìn)行詳細(xì)比較分析,發(fā)現(xiàn)多數(shù)并未從根本上解決不同系統(tǒng)之間通信的電平轉(zhuǎn)換問題,面對工作電壓并不唯一的 DSP芯片系列,在此提出一種全新的串行通信模式,經(jīng)濟(jì)有效地解決了通信中電平轉(zhuǎn)換問題可靠地實現(xiàn)數(shù)據(jù)交換,并且在實際開發(fā) 的直流無刷電機(jī)變頻器人機(jī)界面與控制核心TMS320LF2407 DSP之間串行通信中驗證了其可行性。
上傳時間： 2013-07-18
上傳用戶：abc123456.
步進(jìn)電機(jī)基本知識.rar，介紹步進(jìn)電機(jī)基本知識、參數(shù)、使用
標(biāo)簽： 步進(jìn)電機(jī) 基本知識
上傳時間： 2013-06-14
上傳用戶：zwei41
在步進(jìn)電機(jī)驅(qū)動方式中，效果最好的是細(xì)分驅(qū)動，當(dāng)今高端的步進(jìn)電機(jī)驅(qū)動器基本都采用這種技術(shù)。步進(jìn)電機(jī)的細(xì)分驅(qū)動技術(shù)是一門綜合了數(shù)字化技術(shù)、集成控制技術(shù)和計算機(jī)技術(shù)的新技術(shù)，被廣泛應(yīng)用于工業(yè)、科研、通訊、天文等領(lǐng)域。 本文設(shè)計了一種基于DSP以及FPGA的兩相混合式步進(jìn)電機(jī)SPWM(正弦脈寬調(diào)制)波細(xì)分驅(qū)動系統(tǒng)。在DSP系統(tǒng)中采用TMS320I．F2407A微控制器作為核心控制器件，用軟件產(chǎn)生SPWM波；在FPGA系統(tǒng)中采用FPGA芯片，通過VerilogHDL語言，實現(xiàn)了SPWM波；在功率驅(qū)動級電路上采用雙極性H橋的驅(qū)動方式。最終實現(xiàn)了對兩相混合式步進(jìn)電機(jī)SPWM波細(xì)分驅(qū)動，大大提高了步進(jìn)電機(jī)的運轉(zhuǎn)性能。 本文介紹了兩相混合式步進(jìn)電機(jī)的工作原理、控制原理以及細(xì)分驅(qū)動的基本原理。通過對恒轉(zhuǎn)矩細(xì)分驅(qū)動的分析，提出了兩相混合式步進(jìn)電機(jī)SPWM波細(xì)分驅(qū)動的方案，并給出了SPWM波產(chǎn)生的數(shù)學(xué)模型。最后，對步進(jìn)電機(jī)的SPWM波細(xì)分驅(qū)動系統(tǒng)進(jìn)行了實驗測量，給出了實驗結(jié)果。 實驗的結(jié)果表明，設(shè)計的基于DSP與FPGA的SPWM波細(xì)分驅(qū)動系統(tǒng)可以很好地克服電機(jī)低頻振蕩的問題，提高電機(jī)在中、低速運行的性能。電機(jī)的掃描范圍與理論值基本接近；微步距在誤差允許的范圍內(nèi)也基本可以滿足要求。
標(biāo)簽： FPGA DSP 步進(jìn)電機(jī)
上傳時間： 2013-04-24
上傳用戶：WANGLIANPO
論文以反應(yīng)式步進(jìn)電機(jī)為研究對象，應(yīng)用了先進(jìn)的FPGA/CPLD技術(shù)，設(shè)計了一種全數(shù)字的步進(jìn)電機(jī)控制系統(tǒng)，通過了仿真、綜合和下載的各個程序測試環(huán)節(jié)，并在實驗中得到了良好的應(yīng)用。 本論文分析了反應(yīng)式步進(jìn)電機(jī)工作原理以及其具體的控制過程，然后闡述了FPGA的設(shè)計原理以及所涉及到的相關(guān)芯片，接著對所要應(yīng)用的硬件語言VerilogHDL方面的知識進(jìn)行了簡要地介紹，這些為論文的具體設(shè)計部分提供了理論基礎(chǔ)。 本系統(tǒng)針對需要實現(xiàn)對步進(jìn)電機(jī)的調(diào)速，設(shè)計出了一種符合要求的連續(xù)可調(diào)的脈沖信號發(fā)生器，整個脈沖信號發(fā)生器有兩個大的模塊組成，最后用一個頂層的模塊將二者連接起來，并且每個子模塊以及頂層的模塊都通過了仿真測試。系統(tǒng)采用了模塊化的設(shè)計思路，為系統(tǒng)的設(shè)計和維護(hù)提供了方便，同時也提高了系統(tǒng)性能的可擴(kuò)展性。系統(tǒng)采用一種軟件硬化的設(shè)計思路，應(yīng)用了VerilogHDL硬件語言，該語言較容易理解。軟件也是采用了目前應(yīng)用比較廣泛的幾種。在最后的實物實驗中也取得了良好的效果，從而證明了設(shè)計的正確性。論文針對VerilogHDL硬件語言的應(yīng)用技巧以及實際編寫程序中經(jīng)常遇到的問題都做了詳細(xì)的解釋，并提出了幾個解決問題的方法；對于如何合理的選擇芯片，文章也做了仔細(xì)說明。 FPGA+VerilogHDL+EDA工具構(gòu)成的數(shù)字系統(tǒng)現(xiàn)場集成技術(shù)，是本系統(tǒng)設(shè)計的核心部分，該門技術(shù)具有操作靈活、利用廣泛以及價廉等特點。該門技術(shù)具有旺盛的生命力和廣闊的前景，必然推動著整個集成電路產(chǎn)業(yè)系統(tǒng)集成的進(jìn)一步發(fā)展。整個系統(tǒng)設(shè)計采用了全數(shù)字化的控制方案，使系統(tǒng)更加緊湊、更加合理以及經(jīng)濟(jì)節(jié)約。由于系統(tǒng)的全數(shù)字化，使得整個系統(tǒng)運行變得十分可靠，調(diào)試也極為方便。作為一種先進(jìn)技術(shù)的應(yīng)用，論文在很多方面做了新的嘗試。
標(biāo)簽： FPGA 步進(jìn)電機(jī)控制 系統(tǒng)研究
上傳時間： 2013-05-20
上傳用戶：zoushuiqi
SD4840/4841/4842/4843/4844是用于開關(guān)電源的內(nèi)置高壓MOSFET電流模式PWM控制器系列產(chǎn)品。該電路待機(jī)功耗低，啟動電流低。在待機(jī)模式下，電路進(jìn)入打嗝模式，從而有效地降低電路的
標(biāo)簽： MOSFET PWM 內(nèi)置 電流模式
上傳時間： 2013-04-24
上傳用戶：gcs333
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
