這是關于單個DS18B20的測溫程序,數據腳為P3.3,晶振是11.059MHZ 溫度傳感器18B20采用器件默認的12位轉化,最大轉化時間要750毫秒 用1602液晶屏顯示,顯示溫度從00到99度,精確到0.0625度
標簽： 11.059 18B20 1602 18B
上傳時間： 2014-11-28
上傳用戶：皇族傳媒
基于fpga和sopc的用VHDL語言編寫的EDA比較器和D/A器件實現
標簽： fpga VHDL sopc EDA
上傳時間： 2013-12-15
上傳用戶：xz85592677
一篇關于DSP芯片的定點運算的文章 對用定點dsp實現浮點運算大有幫助
標簽： DSP dsp 芯片 定點運算
上傳時間： 2014-01-14
上傳用戶：gaome
實用EMI噪訊對策技術講座（10）電源的噪訊.rar
標簽： EMI
上傳時間： 2014-02-12
上傳用戶：dongbaobao
介紹：uC/OS-II & lwIP ports for TI C6000 DSP。非常好用！
標簽： OS-II C6000 ports lwIP
上傳時間： 2013-12-10
上傳用戶：417313137
主要用于在線分析dsp目標代碼的調試信息。DSP平臺下用CCS調試源代碼時，很不方便，可以通過調用提供的函數后通過網絡獲得調試信息
標簽： dsp DSP CCS 調試
上傳時間： 2016-02-12
上傳用戶：c12228
ccs的輪廓追蹤算法 用與c5400.嵌入式數字信號處理器DSP
標簽： 5400 ccs DSP 輪廓
上傳時間： 2013-12-08
上傳用戶：yzy6007
用protel 畫的DSP控制系統主控板,全是手動布線
標簽： protel DSP 控制系統 主控
上傳時間： 2013-12-30
上傳用戶：epson850
利用一塊芯片完成除時鐘源、按鍵、揚聲器和顯示器（數碼管）之外的所有數字電路功能。所有數字邏輯功能都在CPLD器件上用VHDL語言實現。這樣設計具有體積小、設計周期短（設計過程中即可實現時序仿真）、調試方便、故障率低、修改升級容易等特點。 本設計采用自頂向下、混合輸入方式（原理圖輸入—頂層文件連接和VHDL語言輸入—各模塊程序設計）實現數字鐘的設計、下載和調試。 一、 功能說明 已完成功能 1. 完成秒／分／時的依次顯示并正確計數； 2. 秒／分／時各段個位滿10正確進位，秒／分能做到滿60向前進位； 3. 定時鬧鐘：實現整點報時，又揚聲器發出報時聲音； 4. 時間設置，也就是手動調時功能：當認為時鐘不準確時，可以分別對分／時鐘進行調整； 5. 利用多余兩位數碼管完成秒表顯示：A、精度達10ms；B、可以清零；C、完成暫停 可以隨時記時、暫停后記錄數據。 待改進功能： 1. 鬧鐘只是整點報時，不能手動設置報時時間，遺憾之一； 2. 秒表不能向秒進位，也就是最多只能記時100ms； 3. 秒表暫停記錄數據后不能在原有基礎上繼續計時，而是復位重新開始。 【注意】秒表為后來添加功能，所以有很多功能不成熟！
標簽： CPLD VHDL 芯片 時鐘源
上傳時間： 2014-01-02
上傳用戶：LIKE
dsp卷積處理算法。用C語言在DSP中實現卷積運算!
標簽： dsp DSP 卷積 C語言
上傳時間： 2013-11-28
上傳用戶：15736969615
蟲蟲下載站版權所有 京ICP備2021023401號-1
