<del id="yggwg"></del>
<tfoot id="yggwg"></tfoot>
<fieldset id="yggwg"></fieldset>
<abbr id="yggwg"></abbr>
工作原理：\r\n 脈沖輸入，記錄30個脈沖的間隔時間（總時間），LED顯示出來，牽涉到數碼管的輪流點亮，以及LED的碼。輸入端口一定要用個\r\n74LS14整一下，圖上沒有。數碼管使用共陰數碼管。MAXPLUS編譯。\r\n測試時將光電門的信號端一塊連接到J2口的第三管腳，同時第一管腳為地，應該與光電門的地連接（共地）。\r\n開始測試：\r\n 按下按鍵，應該可以見到LED被點亮，指示可以開始轉動轉動慣量盤，等遮光片遮擋30次光電門后，\r\n LED熄滅，數碼管有數字顯示，此為時間值，單位為秒，與
標簽： CPLD LED 控制 數碼管
上傳時間： 2013-09-05
上傳用戶：123454
cpld的入門交流：CPLD的跑馬燈一個簡易型cpld試驗電路用VHDL語言遍的
標簽： cpld CPLD VHDL 交流
上傳時間： 2013-09-06
上傳用戶：blacklee
用8031加載ALtera的FPGA，也可用于Xilinx的FPGA的加載
標簽： ALtera 8031 FPGA
上傳用戶：txfyddz
用allegro畫的ddr存儲器電路。六層板設計，很好的參考資料
標簽： allegro ddr 存儲器 六層板
上傳用戶：ddddddos
用fpga實現fft
標簽： fpga fft
上傳用戶：菁菁聆聽
用VHDL語言在CPLD上實現串行通信
標簽： VHDL CPLD 語言 串行通信
上傳用戶：q3290766
用maxplus2實現的一種通用邏輯模塊，背景是一個基于dsp的嵌入式開發板，上面的邏輯模塊全用cpld實現。此模塊可以供以后的嵌入式開發作參考。
標簽： maxplus2 邏輯 模塊
上傳用戶：懶龍1988
用vhdl編寫的基于fpga的數字頻率計程序算法
標簽： vhdl fpga 編寫 數字頻率計
上傳時間： 2013-09-07
上傳用戶：chfanjiang
用cpld實現曼徹斯特編碼\r\n用verilog HDL進行曼徹斯特編碼，用于通信中
標簽： cpld 曼徹斯特編碼
上傳用戶：786334970
\r\n經典的Protel99se入門教程，孫輝著北京郵電大學出版社出版
標簽： Protel 99 se
上傳時間： 2013-09-11
上傳用戶：Yukiseop
蟲蟲下載站版權所有 京ICP備2021023401號-1
<fieldset id="0euuc"></fieldset>
<strike id="0euuc"></strike>
