本文以“機車車輛輪對動態檢測裝置”為研究背景,以改進提升裝置性能為目標,研究在Altera公司的FPGA(Field Programmable Gate Array)芯片Cyclone上實現圖像采集控制、圖像處理算法、JPEG(Joint Photographic Expert Group)壓縮編碼標準的基本系統。本文使用硬件描述語言Verilog,以RedLogic的RVDK開發板作為硬件平臺,在開發工具OUARTUS2 6.0和MODELSIM SE 6.1B環境中完成軟核的設計與仿真驗證。 數據采集部分完成的功能是將由模擬攝像機拍攝到的圖像信號進行數字化,然后從數據流中提取有效數據,加以適當裁剪,最后將奇偶場圖像數據合并成幀,存儲到存儲器中。數字化及碼流產生的功能由SAA7113芯片完成,由FPGA對SAA7113芯片初始化設置、控制,并對數字化后的數據進行操作。 圖像處理算法部分考慮到實時性與算法復雜度等因素,從裝置的圖像處理流程中有選擇性地實現了直方圖均衡化、中值濾波與邊緣檢測三種圖像處理算法。 壓縮編碼部分依據JPEG標準基本系統順序編碼模式,在FPGA上實現了DCT(Discrete Cosine Transform)變換、量化、Zig-Zag掃描、直流系數DPCM(Differential Pulse Code Modulation)編碼、交流系數RLC(Run Length code)編碼、霍夫曼編碼等主要步驟,最后用實際的圖像數據塊對系統進行了驗證。
標簽:
FPGA
圖像處理
壓縮編碼
算法
上傳時間:
2013-04-24
上傳用戶:qazwsc