藍牙（Bluetooth）技術是近年來國外先進國家研究發展最快的短程無線通信技術之一，能夠廣泛地應用于工業短距離無線控制裝置、近距離移動無線控制設備、機器人控制、辦公自動化及多媒體娛樂設備等局部范圍內無線數據傳輸的領域中。在我國,由于對藍牙技術的研究還處于研究開發的初級階段, 還沒有形成藍牙數據短距離無線通信的一套開放性應用標準。 在無線音頻傳輸領域內，傳統的基于模擬調制方式的無線音頻傳輸由于抗干擾能力較差，傳輸的音頻質量會受到較大的影響，而國內市場上的藍牙音頻產品僅支持單聲道語音傳輸。所以，對基于藍牙技術的高品質多通道音頻傳輸技術的研究將具有一定的技術創新性，在無線音頻傳輸領域也具有較為廣闊的市場前景。 本文以嵌入式藍牙技術與音頻信號傳輸系統為研究開發課題，參考國外藍牙技術協議標準,利用功能模塊單元與嵌入式技術,目標是研制一種基于嵌入式開發應用的高品質雙聲道藍牙無線音頻傳輸系統。本系統通過對雙聲道線性模擬音源的數字化MP3編解碼處理，結合基于嵌入式應用的簡化后的HCI層藍牙應用協議，實現了藍牙信道帶寬內的高品質雙聲道音頻信號點對點的傳輸。 在硬件設計上，系統采用了模塊化設計思想。發送端和接收端由音頻處理模塊、控制傳輸模塊和無線模塊三部分構成。其中，音頻處理模塊以MAS3587音頻處理芯片為核心，負責音頻信號的AD采樣、MP3壓縮和解壓縮以及DA還原等工作；控制傳輸模塊以MSP430F169為核心，負責MP3數據幀的高速傳輸以及藍牙接口協議控制；無線模塊采用藍牙單芯片解決方案（集成藍牙射頻、基帶和鏈路管理等），負責MP3數據幀的射頻發送和接收。模塊與模塊之間采用工業標準接口方式連接。音頻處理模塊和控制傳輸模塊之間采用DMA方式的通用并口（PIO）；控制傳輸模塊與藍牙模塊之間采用DMA方式的通用異步串口（UART）。 在軟件設計上，系統主要由藍牙協議解釋、傳輸控制和芯片驅動三部分構成。在藍牙協議解釋上，系統采用了基于HCI層的ACL數據包透明傳輸方式；在傳輸控制上，采用了基于通用并口（PIO）和異步串口（UART）的DMA方式高效率批量數據傳輸技術；芯片驅動主要指對MAS3587的基本配置。 對目標系統的測試實驗采用了目前流行的音頻測試虛擬儀器軟件Adobe Audition 1.5。實驗項目包括掃頻測試、音樂測試、聽覺測試、距離測試以及抗干擾測試等。實驗結果表明，輸入音源在經過MP3編碼、發射、接收及MP3解碼后，音頻質量基本上沒受影響，實際雙聲道音質接近于CD音質，而無線傳輸的可靠性遠高于模擬無線音頻傳輸，幾乎沒有斷音與錯音，充分體現了嵌入式藍牙無線技術的優勢。
上傳時間： 2013-05-27
上傳用戶：稀世之寶039
通用異步收發器(Universal Asynchronous Receiver Transmitter，UART)是一種能同時支持短距離和長距離數據傳輸的串行通信接口，被廣泛應用于微機和外設之間的數據交換。像8251、NS8250、NS16550等都是常用的UART芯片，但是這些專用的串行接口芯片的缺點是數據傳輸速率比較慢，難以滿足高速率數據傳輸的場合，而更重要的就是它們都具有不可移植性，因此要利用這些芯片來實現PC機和FPGA芯片之間的通信，勢必會增加接口連線的復雜程度以及降低整個系統的穩定性和有效性。 本課題就是針對UART的特點以及FPGA設計具有可移植性的優勢，提出了一種基于FPGA芯片的嵌入式UART設計方法，其中主要包括狀態機的描述形式以及自頂向下的設計方法，利用硬件描述語言來編制UART的各個子功能模塊以及頂層模塊，之后將其集成到FPGA芯片的內部，這樣不僅能解決傳統UART芯片的缺點而且同時也使整個系統變得更加具有緊湊性以及可靠性。 本課題所設計的LIART支持標準的RS-232C傳輸協議，主要設計有發送模塊、接收模塊、線路控制與中斷仲裁模塊、Modem控制模塊以及兩個獨立的數據緩沖區FIFO模塊。該模塊具有可變的波特率、數據幀長度以及奇偶校驗方式，還有多種中斷源、中斷優先級、較強的抗干擾數據接收能力以及芯片內部自診斷的能力，模塊內分開的接收和發送數據緩沖寄存器能實現全雙工通信。除此之外最重要的是利用IP模塊復用技術設計數據緩沖區FIFO，采用兩種可選擇的數據緩沖模式。這樣既可以應用于高速的數據傳輸環境，也能適合低速的數據傳輸場合，因此可以達到資源利用的最大化。 在具體的設計過程中，利用Synplify Pro綜合工具、ModelSim仿真工具、ISE集成的軟件開發環境中對各個功能模塊進行綜合優化、仿真驗證以及下載實現。各項數據結果表明，本課題中所設計的UART滿足預期設計目標。
上傳時間： 2013-08-02
上傳用戶：rocketrevenge
矩陣運算是描述許多工程問題中不可缺少的數學關系，矩陣運算具有執行效率好、速度快、集成度高等優點，并且隨著動態可配置技術的發展，靈活性也有了很大的提高。因此，尋找矩陣運算的高速實現方法是具有很大的現實意義，能夠為高速運算應用提供技術支持。 為了提高研究成果的實用性與商用性，本文主要針對某種體積小、運算速度和性能要求很高的特殊場合設計并實現基于FPGA的矩陣運算功能。通過系統地研究FPGA功能結構、設計原理、DSP接口、IEEE-754標準，深入學習浮點數及矩陣的基礎運算以及硬件編程語言等內容，根據矩陣運算的特點和原理，討論了硬件設計方面重點對具體核心器件結構、特點以及有關FPGA的設計流程和控制器Verilog HDL硬件編程語言代碼方面內容，確定了基于FPGA浮點運算及矩陣運算單元的Verilog HDL設計方法，在Quartus II平臺上對其仿真、記錄運算結果，并對采集到的數據結果進行了深入分析與總結。 本設計通過幾種矩陣算法利用FPGA和MATLAB分別進行了實現測試，驗證了設計結果的正確性，證明了本設計中矩陣運算速率的實用性與高效性，提高了系統資源利用率和系統可靠性，為今后在工程、軍事、通訊等生產生活各個領域應用打下良好基礎。
上傳時間： 2013-07-07
上傳用戶：xuanjie
PID算法自從問世以來，一直受到廣泛的關注。隨著現代控制理論及智能控制技術的發展，PID算法也得到了長足的發展。結合傳統的PID控制算法，針對特定的控制領域，出現了一些新的控制算法，模糊PID控制算法就是在此基礎上漸漸形成并凸顯其控制特色。 同時隨著微電子技術的發展，現場可編程邏輯器件FPGA的發展及其EDA技術的日漸成熟，為集成控制芯片開拓了廣闊的發展空間。FPGA的發展為基于硬件的算法模塊的實現提供了可能性，同時節省了外圍的電路，使算法模塊的集成度大大提高。 本文針對當前國內外在算法研究方面的熱點問題，對模糊PID算法進行了深入的分析和研究。通過對汽輪機調節系統的結構分析，對其進行了數學建模。采用某汽輪機的實際設計運行參數，利用Matlab仿真軟件，對該汽輪機的數學模型進行了甩負荷動態特性仿真。仿真結果表明，模糊PID可以更好地解決汽輪發電機組在甩負荷過程中由于機組轉子飛升量太大而導致危急保安裝置動作，使得汽輪發電機組意外停機的問題，能夠保證汽輪發電機組在意外甩負荷時機組正常的機械運轉。根據模糊控制理論的特點及EDA技術和FPGA可編程邏輯器件的發展現狀，提出了在FPGA上實現模糊PID算法的具體實現方案。在綜合分析算法特性的基礎上，選擇Altera公司生產的CycloneⅡ系列中的EP2C35F672C6作為目標芯片，利用分層模塊化設計思想，在Altera公司提供的QuartusⅡ開發環境中，利用原理圖設計輸入和VHDL設計輸入相結合的方式實現了模糊PID控制算法，同時分別對實現的各個功能模塊和整個算法模塊進行了功能時序仿真。根據仿真結果分析，該設計實現了的模糊PID控制功能。 該控制算法模塊的FPGA實現很好的避免了因CPU或者其它問題導致算法程序跑飛、程序死循環、復位不可靠等問題，提高了控制的可靠性。同時加強了模塊的通用性，減少了系統硬件開發周期，節省了外圍設備的電路，降低了設計開發成本。
上傳時間： 2013-07-21
上傳用戶：thinode
現代的計算機追求的是更快的速度、更高的數據完整性和靈活性。無論從物理性能，還是從電氣性能來看，現今的并行總線都已出現了某些局限，無法提供更高的數據傳輸率。而SATA以其傳輸速率快、支持熱插拔、可靠的數據傳輸等特點，得到各行業越來越多的支持。 目前市場上的SATA IP CORE都是面向IC設計的，不利于在FPGA上集成，因此，本文在Xilinx公司的Virtex5系列FPGA上實現SATAⅡ協議，對SATA技術的推廣、國內邏輯IP核的發展都有一定的意義。 本文將SATAⅡ協議的FPGA實現劃分成物理層、鏈路層、傳輸層和應用層四個模塊。提出了物理層串行收/發器設計以及物理鏈路初始化方案。分析了鏈路層模塊結構，給出了作為SATAⅡ鏈路層核心的狀態機的設計。為滿足SATAⅡ協議3．0Gbps的速率，采用擴大數據處理位寬的方法，設計完成了鏈路層的16b/20b編碼模塊，同時為提高數據傳輸可靠性和信號的穩定性，分別實現了鏈路層CRC校驗模塊和并行擾碼模塊。在描述協議傳輸層的模塊結構的基礎上，給出了作為傳輸層核心的狀態機的設計，并以DMA DATA OUT命令的操作為例介紹了FIS在傳輸層中的處理過程。完成了命令層協議狀態機的設計，并實現了SATAⅡ新增功能NCQ技術，從而使得數據傳輸更加有效。最后為使本設計應用更加廣泛，設計了基于AHB總線的用戶接口。 本設計采用Verilog HDL語言對需要實現的電路進行描述，并使用Modelsim軟件仿真。仿真結果表明，本文設計的邏輯電路可靠穩定，與SATAⅡ協議定義功能一致。
上傳時間： 2013-06-16
上傳用戶：cccole0605
GSM是全球使用最為廣泛的一種無線通信標準，不僅在民用領域，也在鐵路GSM-R等專用領域發揮著極為重要的作用。由于無線信道具有瑞利衰落和延時效應，在通信系統的收發兩端也存在不完全匹配等未知因素，因此接收的信號疊加有各種誤差因素的影響。GSM接收機的實現離不開系統的同步，為了得到更好的同步質量，就必須對GSM基帶同步技術進行研究，選擇一種最合適的同步算法。GSM的同步既有時間同步，也有頻率同步。 @@ 軟件無線電是當前通信領域引入注目的熱點之一。長期以來，GSM的接收和解調都是由專用的ASIC芯片來完成的，通過軟件來實現GSM接收機的基帶算法，體現了軟件無線電技術的思想，選擇用它們來實現的GSM接收機具有靈活、可靠、擴展性好的優點。 @@ 論文主要討論GSM接收機同步算法與基于FPGA和DSP的GSM接收機設計， @@ 主要內容包括： @@ 通過相關理論知識的學習，設計驗證了GSM基帶同步算法。對FB時間同步，討論了包絡檢測和FFT變換兩種不同的方法；對SB時間同步，介紹實相關和復相關兩種方法；對頻率同步，給出了一種對FB運用相關運算來精確估計頻率誤差的算法。 @@ 設計了使用GSM射頻收發芯片RDA6210并通過實驗室的ALTERA EP3C25FPGA開發板進行控制的GSM射頻端的解決方案，論文對RDA6210的性能和控制方式進行了詳細的介紹，設計了芯片的控制模塊，得到了下變頻后的GSM基帶信號。 @@ 設計了基于RF前端+FPGA的GSM接收機方案。利用ALTERA EP2S180開發平臺來完成基帶數據的處理。針對ALTERA EP2S180開發平臺模數轉換器AD9433的特點使用THS4501設計了單獨的差分運算放大器模塊；設計了平臺的數據存儲方案并將該平臺得到的基帶采樣數據用于同步算法的仿真。 @@ 設計了基于RF前端+DSP的GSM接收機方案。利用模數轉換器AD9243、FPGA芯片和TMS320C6416TDSP芯片來完成基帶數據的處理。設計了McBSP+EDMA傳輸的數據存儲方案。 @@ 給出了接收機硬件測試的結果，從多方面驗證了所設計硬件平臺的可靠性。 @@關鍵詞：GSM接收機；同步；RF； FPGA；DSP；
上傳時間： 2013-07-01
上傳用戶：sh19831212
隨著航天技術的發展，載人飛船、空間站等復雜航天器對空-地或空-空之間數據傳輸速率的要求越來越高。在此情況下，為了提高空間通信中數據傳輸的可靠性，保證接收端分路系統能和發送端一致，必須要經過幀同步。對衛星基帶信號處理來說，幀同步是處理的第一步也是關鍵的一步。只有正確幀同步才能獲取正確的幀數據進行數據處理。因此，幀同步的效率，將直接影響到整個衛星基帶信號處理的結果。 @@ 本設計在研究CCSDS標準及幀同步算法的基礎上，利用硬件描述語言及ISE9．2i開發平臺在基于FPGA的硬件平臺上設計并實現了單路數據輸入及兩路合路數據輸入的幀同步算法，并解決了其中可能存在的幀滑動及模糊度問題。在此基礎之上，針對兩路合路輸入時可能存在的兩路輸入不同步或幀滑動在兩路中分布不均勻問題，設計實現了兩路并行幀同步算法，并利用ModelSim SE 6．1f工具對上述算法進行了前仿真和后仿真，仿真結果表明上述算法符合設計要求。 @@ 本論文首先介紹了課題研究的背景及國內外研究現狀，其次介紹了與本課題相關的基礎理論及系統的軟硬件結構。然后對單路數據輸入幀同步、兩路數據合路輸入幀同步和兩路并行幀同步算法的具體設計及實現過程進行了詳細說明，并給出了后仿真結果及結果分析。最后，對論文工作進行了總結和展望，分析了其中存在的問題及需要改進的地方。 @@關鍵詞 FPGA；CCSDS；幀同步：模糊度；幀滑動
上傳時間： 2013-06-11
上傳用戶：liglechongchong
隨著信息時代的到來，用戶對數據保護和傳輸可靠性的要求也在不斷提高。由于信道衰落，信號經信道傳輸后，到達接收端不可避免地會受到干擾而出現信號失真。因此需要采用差錯控制技術來檢測和糾正由信道失真引起的信息傳輸錯誤。RS（Reed—Solomon）碼是差錯控制領域中一類重要的線性分組碼，由于它編解碼結構相對固定，性能強，不但可以糾正隨機差錯，而且對突發錯誤的糾錯能力也很強，被廣泛應用在數字通信、數據存儲系統中，以滿足對數據傳輸通道可靠性的要求。因此設計一款高性能的RS編解碼器不但具有很大的應用意義，而且具有相當大的經濟價值。 本文首先介紹了線形分組碼及其子碼循環碼、BCH碼的基礎理論知識，重點介紹了BCH碼的重要分支RS碼的常用編解碼算法。由于其算法在有限域上進行，接著介紹了有限域的有關理論。基于RS碼傳統的單倍結構，本文提出了一種八倍并行編碼及九倍并行解碼方案，并用Verilog HDL語言實現。其中編碼器基于傳統的線性反饋移位寄存器除法電路并進行八倍并行擴展，譯碼器關鍵方程求解模塊基于修正的歐幾里德算法設計了一種便于硬件實現的脈動關鍵方程求解結構，其他模塊均采用九倍并行實現。由于進行了超前運算、流水線及并行處理，使編解碼的數據吞吐量大為提高，同時延時更小。 本論文設計了C++仿真平臺，并與HDL代碼結果進行了對比驗證。Verilog HDL代碼經過modelsim仿真驗證，并在ALTERA STRATIX3 EP3SL15OF1152C2 FPGA上進行綜合驗證以及靜態時序分析，綜合軟件為QUATURSⅡ V8．0。驗證及測試表明，本設計在滿足編解碼基本功能的基礎上，能夠實現數據的高吞吐量和低延時傳輸，達到性能指標要求。本論文在基于FPGA的RS（255，223）編解碼器的高速并行實現方面的研究成果，具有通用性、可移植性，有一定的理論及經濟價值。
上傳時間： 2013-04-24
上傳用戶：思琦琦
隨著計算機和自動化測量技術的日益發展，測量儀器和計算機的關系日益密切。計算機的很多成果很快就應用到測量和儀器領域，與計算機相結合已經成為測量儀器和自動測試系統發展的必然趨勢。高度集成的現場可編程門陣列（FPGA）是超大規模集成電路和計算機輔助設計技術發展的結果，由于FPGA器件具備集成度高、體積小、可以利用基于計算機的開發平臺，用編寫軟件的方法來實現專門硬件的功能等優點，大大推動了數字系統設計的單片化、自動化，縮短了單片數字系統的設計周期、提高了設計的靈活性和可靠性。 本文研究基于網絡的高速數據采集系統的設計與實現問題。論文完成了以FPGA結構為系統硬件平臺，uClinux為核心的系統的軟件平臺設計，進行信號的采集和遠程網絡監測的功能。 論文從軟硬件兩方面入手，闡述了基于FPGA器件進行數據采集的硬件系統設計方法，以及基于uClinux操作系統的設備驅動程序設計和應用程序設計。 硬件方面，FPGA采用Xilinx公司Spartan系列的XC3S500芯片，用verilog HDL硬件描述語言在Xilinx公司提供的ISE輔助設計軟件中實現FPGA編程。將微處理器MicroBlaze、數據存儲器、程序存儲器、以太網控制器、數模轉換控制器等數字邏輯電路通過CoreConnect技術用OPB總線集成在同一個FPGA內部，形成一個可編程的片上系統（SOPC）。采用基于FPGA的SOPC設計的突出優點是不必更換芯片就可以實現設計的改進和升級，同時也可以降低成本和提高可靠性。 軟件方面，為了更好更有效地管理和拓展系統功能，移植了uClinux到MicroBlaze軟處理器上，設計實現了平臺上的ADC設備驅動程序和數據采集應用程序。并通過修訂內核，實現了利用以太網TCP/IP協議來訪問數據采集程序獲得的數據。
上傳時間： 2013-05-23
上傳用戶：晴天666
近年來，以FPGA為代表的數字系統現場集成技術取得了快速的發展，FPGA不但解決了信號處理系統小型化、低功耗、高可靠性等問題，而且基于大規模FPGA單片系統的片上可編程系統(SOPC)的靈活設計方式使其越來越多的取代ASIC的市場。傳統的通用信號處理系統使用DSP作為處理核心，系統的可重構型不強，FPGA解決了這一問題，并且現有的FPGA中，多數已集成DSP模塊，結合FPGA較強的信號并行處理特性使其與DSP信號處理能力差距很小。因此，FPGA作為處理核心的通用信號處理系統具有很強的可實施性。 @@ 基于上述要求，作者設計和完成了一個基于多FPGA的通用實時信號處理系統。該系統采用4片XC3SD1800A作為處理核心，使用DDR2 SDRAM高速存儲實時數據。作者通過全面的分析，設計了核心板、底板和應用板分離系統架構。該平臺能夠根據實際需求進行靈活的搭配，核心板之間的數據傳輸采用了LVDS(低電壓差分信號)技術，從而使得數據能夠穩定的以非常高的速率進行傳輸。 @@ 本系統屬于高速數字電路的設計范疇，因此必須重視信號完整性的設計與分析問題，作者根據高速電路的設計慣例和軟件輔助設計的方法，在分析和論證了阻抗控制、PCB堆疊、PCB布局布線等約束的基礎上，順利地完成了PCB繪制與調試工作。 @@ 作為系統設計的重要環節，作者還在文中研究了在系統設計過程中出現的電源完整性問題，并給出了解決辦法。 @@ LVDS高速數據通道接口和DDR2存儲器接口設計決定本系統的使用性能，本文基于所選的FPGA芯片進行了詳細的闡述和驗證。并結合系統的核心板和底板，完成了應用板，視頻圖像采集、USB、音頻、LCD和LED矩陣模塊顯示等接口的設計工作，對其中的部分接口進行了邏輯驗證。 @@ 經過測試，該通用的信號處理平臺具有實時性好、通用性強、可擴展和可重構等特點，能夠滿足當前一些信號處理系統對高速、實時處理的要求，可以廣泛應用于實時信號處理領域。通過本平臺的研究和開發工作，為進一步研究和設計通用、實時信號處理系統打下了堅實的基礎。 @@關鍵詞：通用實時信號處理；FPGA；信號完整性；DDR2；LVDS
上傳時間： 2013-05-27
上傳用戶：qiaoyue
