夏宇聞8位RISC_CPU的完整代碼+TESTBENCH（已調(diào)試）
modelsim工程文件，包括書中所測試的三個(gè)程序和相關(guān)數(shù)據(jù)，絕對可用~所有信號名均遵從原書。在論壇中沒有找到testbench的，只有一個(gè)mcu的代碼，但很多和書中的是不一樣的，自己改了下下~`````大家多多支持啊~`我覺得書中也還是有些不盡如人意的地方，如clk_gen.v中clk2,clk4是沒有用的，assign clk1=~clk再用clk1的negedge clk1來觸發(fā)各個(gè)module也是不太好的，會(huì)使時(shí)序惡化，綜合時(shí)很可能會(huì)setup vio的，所以覺得直接用clk的上升沿來觸發(fā)各個(gè)module比較好
標(biāo)簽：
TESTBENCH
RISC_CPU
modelsim
8位
上傳時(shí)間：
2014-01-08
上傳用戶：ippler8
