Mars-SP3-U FPGA開(kāi)發(fā)板說(shuō)明，針對(duì)Xilinx的XC3S400，有對(duì)原理圖的說(shuō)明和實(shí)例操作說(shuō)明
標(biāo)簽： Mars-SP FPGA 開(kāi)發(fā)板說(shuō)明
上傳時(shí)間： 2013-08-15
上傳用戶：songnanhua
altera 颶風(fēng)二代開(kāi)發(fā)板的原理圖，pdf格式\r\n
標(biāo)簽： altera 開(kāi)發(fā)板 原理圖
上傳用戶：qimingxing130
DSP2812開(kāi)發(fā)板板上的CPLD源代碼
標(biāo)簽： 2812 CPLD DSP 開(kāi)發(fā)板
上傳時(shí)間： 2013-08-16
上傳用戶：小草123
主要介紹了關(guān)于MAGIC3000系列CPLD開(kāi)發(fā)板的十個(gè)實(shí)例,如霓虹燈演示、與PC串口通信等。
標(biāo)簽： MAGIC 3000 CPLD 開(kāi)發(fā)板
上傳用戶：894898248
多款FPGA CPLD開(kāi)發(fā)板的原理圖，很好的線路設(shè)計(jì)參考
標(biāo)簽： FPGA CPLD 開(kāi)發(fā)板 原理圖
上傳時(shí)間： 2013-08-18
上傳用戶：shanml
lab1——FPGA這個(gè)文件中體統(tǒng)了如何如何使用verilog Hdl以及如何使其在FPGA開(kāi)發(fā)板上實(shí)現(xiàn)
標(biāo)簽： verilog FPGA Hdl 如何使用
上傳用戶：qwe1234
基于Xilinx XC3S500E的FPGA最小開(kāi)發(fā)板制作的文章。
標(biāo)簽： Xilinx S500 500E FPGA
上傳時(shí)間： 2013-08-19
上傳用戶：hhkpj
一套基于XILIX,SPATAN2,XC2S200 芯片實(shí)驗(yàn)板上的,10個(gè)典型VRILOGHDL的FPGA實(shí)驗(yàn),有幫助,
標(biāo)簽： VRILOGHDL SPATAN XILIX FPGA
上傳用戶：偷心的海盜
C6000系列之6701開(kāi)發(fā)板相關(guān)文件及說(shuō)明
標(biāo)簽： C6000 6701 開(kāi)發(fā)板
上傳時(shí)間： 2013-08-20
上傳用戶：xuanjie
YLP270開(kāi)發(fā)板光盤(pán)附帶的cpld邏輯試驗(yàn)
標(biāo)簽： cpld YLP 270 開(kāi)發(fā)板
上傳用戶：stampede
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
