炬力-西格瑪-凌陽三大MP3方案電源電路分析
上傳時間： 2013-12-21
上傳用戶：dengzb84
可實炬力方案2004—2042無誤差農歷顯示，期它年分也只也只是一天的誤差。些程序最大的優點就是占用資源少。
上傳時間： 2014-01-05
上傳用戶：chongcongying
炬力ATJ2129錄音筆完整設計資料 BOM清單和gerber和設計說明等
標簽： atj2129
上傳時間： 2022-07-05
上傳用戶：
1.有三根桿子A,B,C。A桿上有若干碟子 2.每次移動一塊碟子,小的只能疊在大的上面 3.把所有碟子從A桿全部移到C桿上 經過研究發現，漢諾塔的破解很簡單，就是按照移動規則向一個方向移動金片： 如3階漢諾塔的移動：A→C,A→B,C→B,A→C,B→A,B→C,A→C 此外，漢諾塔問題也是程序設計中的經典遞歸問題
上傳時間： 2016-07-25
上傳用戶：gxrui1991
溫度華氏轉變攝氏 #include <stdio.h> #include <stdlib.h> enum x {A,B,C,D,E} int main(void) { int a=73,b=85,c=66 { if (a>=90) printf("a=A等級!!\n") else if (a>=80) printf("73分=B等級!!\n") else if (a>=70) printf("73分=C等級!!\n") else if (a>=60) printf("73分=D等級!!\n") else if (a<60) printf("73分=E等級!!\n") } { if (b>=90) printf("b=A等級!!\n") else if (b>=80) printf("85分=B等級!!\n") else if (b>=70) printf("85分=C等級!!\n") else if (b>=60) printf("85分=D等級!!\n") else if (b<60) printf("85分=E等級!!\n") } { if (c>=90) printf("c=A等級!!\n") else if (c>=80) printf("66分=B等級!!\n") else if (c>=70) printf("66分=C等級!!\n") else if (c>=60) printf("66分=D等級!!\n") else if (c<60) printf("66分=E等級!!\n") } system("pause") return 0 }
上傳時間： 2014-11-10
上傳用戶：wpwpwlxwlx
溫度華氏轉變攝氏 #include <stdio.h> #include <stdlib.h> enum x {A,B,C,D,E} int main(void) { int a=73,b=85,c=66 { if (a>=90) printf("a=A等級!!\n") else if (a>=80) printf("73分=B等級!!\n") else if (a>=70) printf("73分=C等級!!\n") else if (a>=60) printf("73分=D等級!!\n") else if (a<60) printf("73分=E等級!!\n") } { if (b>=90) printf("b=A等級!!\n") else if (b>=80) printf("85分=B等級!!\n") else if (b>=70) printf("85分=C等級!!\n") else if (b>=60) printf("85分=D等級!!\n") else if (b<60) printf("85分=E等級!!\n") } { if (c>=90) printf("c=A等級!!\n") else if (c>=80) printf("66分=B等級!!\n") else if (c>=70) printf("66分=C等級!!\n") else if (c>=60) printf("66分=D等級!!\n") else if (c<60) printf("66分=E等級!!\n") } system("pause") return 0 }
上傳時間： 2013-12-12
上傳用戶：亞亞娟娟123
給定兩個集合A、B，集合內的任一元素x滿足1 ≤ x ≤ 109，并且每個集合的元素個數不大于105。我們希望求出A、B之間的關系。 任 務 ：給定兩個集合的描述，判斷它們滿足下列關系的哪一種： A是B的一個真子集，輸出“A is a proper subset of B” B是A的一個真子集，輸出“B is a proper subset of A” A和B是同一個集合，輸出“A equals B” A和B的交集為空，輸出“A and B are disjoint” 上述情況都不是，輸出“I m confused!”
標簽：
上傳時間： 2017-03-15
上傳用戶：yulg
NCS8803 3.2.1 功能：是一顆將HDMI信號轉EDP信號的轉接芯片。其應用如下： 3.2.2產品特征 輸入：HDMI 輸出：Embedded-DisplayPort (eDP) EDP接口 1/2/4-lane eDP @ 1.62/2.7Gbps per lane HD to WQXGA (2560*1600) supported 內置EDP協議 HDMI Input HDMI 1.4a supported 支持RGB444/YCbCr444/YCbCr422 像素時鐘： 340MHz 支持雙通道音頻輸入； 參考時鐘 任何頻率，在19MHz到100MHz之間，單端時鐘輸入 內置5000 ppm SSC與否 通信方式 IIC 電源 1.2V core supply 2.5V or 3.3V IO supply 功耗：150Mw 封裝：QFN-56 (7mm x 7mm) 3.2.4 應用產品：廣告機，平板、醫療器械、車機、顯示器、小電視、車載電視等 3.2.5 應用平臺：RK、全志、M-star、炬力等 3.3.6 推廣注意事項A:確認客戶使用屏的分辨率，最常用的是1366x768@60Hz和1920x1080@60Hz BNCS8803支持4-lane DP / eDP輸出通常支持WQXGA所需 (2560 * 1600)及以上60 hz的幀速率 C.確認客戶的信號源，要是標準的HDMI信號,其他的都不行； D.此芯片支持縮放功能，分數縮放比例2:1至1:2； E、此芯片不是純硬件轉換芯片，需要通過IIC或者SPI進行初始化，初始化一般使用客戶CPU進行，這樣方便控制時序也節省成本，如果不使用客戶CPU進行初始化就要另外加MCU進行配置。 設計注意事項： A、NCS8801S設計的時候要特別注意輸入輸出的走線問題，要做好屏蔽以免信號受到干擾。 B、注意電源濾波 C、設計的時候預留LVDS信號要預留阻抗匹配電阻 D、設計的時候復位腳最好由客戶CPU的GPIO口進行控制，以便控制整個方案的時序，避免后面出現問題。
上傳時間： 2022-07-08
上傳用戶：
ASIC對產品成本和靈活性有一定的要求.基于MCU方式的ASIC具有較高的靈活性和較低的成本,然而抗干擾性和可靠性相對較低,運算速度也受到限制.常規ASIC的硬件具有速度優勢和較高的可靠性及抗干擾能力,然而不是靈活性較差,就是成本較高.與傳統硬件(CHW)相比,具有一定可配置特性的場可編程門陣列(FPGA)的出現,使建立在可再配置硬件基礎上的進化硬件(EHW)成為智能硬件電路設計的一種新方法.作為進化算法和可編程器件技術相結合的產物,可重構FPGA的研究屬于EHW的研究范疇,是研究EHW的一種具體的實現方法.論文認為面向分類的專用類可重構FPGA(ASR-FPGA)的研究,可使可重構電路粒度劃分的針對性更強、設計更易實現.論文研究的可重構FPGA的BCH通訊糾錯碼進化電路是一類ASR-FPGA電路的具體方法,具有一定的實用價值.論文所做的工作主要包括:(1)BCH編譯碼電路的設計——求取實驗用BCH碼的生成多項式和校驗多項式及其相應的矩陣并構造實驗用BCH碼;(2)建立基于可重構FPGA的基核——構造具有可重構特性的硬件功能單元,以此作為可重構BCH碼電路的設計基礎;(3)構造實現可重構BCH糾錯碼電路的方法——建立可重構糾錯碼硬件電路算法并進行實驗驗證;(4)在可重構糾錯碼電路基礎上,構造進化硬件控制功能塊的結構,完成各進化RLA控制模塊的驗證和實現.課題是將可重構BCH碼的編譯碼電路的實現作為一類ASR-FPGA的研究目標,主要成果是根據可編程邏輯電路的特點,選擇一種可編程樹的電路模型,并將它作為可重構FPGA電路的基核T;通過對循環BCH糾錯碼的構造原理和電路結構的研究,將基核模型擴展為能滿足糾錯碼電路需要的糾錯碼基本功能單元T;以T作為再劃分的基本單元,對FPGA進行"格式化",使T規則排列在FPGA上,通過對T的控制端的不同配置來實現糾錯碼的各個功能單元;在可重構基核的基礎上提出了糾錯碼重構電路的嵌套式GA理論模型,將嵌套式GA的染色體串作為進化硬件描述語言,通過轉換為相應的VHDL語言描述以實現硬件電路;采用RLA模型的有限狀態機FSM方式實現了可重構糾錯碼電路的EHW的各個控制功能塊.在實驗方面,利用Xilinx FPGA開發系統中的VHDL語言和電路圖相結合的設計方法建立了循環糾錯碼基核單元的可重構模型,進行循環糾錯BCH碼的電路和功能仿真,在Xilinx公司的Virtex600E芯片進行了FPGA實現.課題在研究模型上選取的是比較基本的BCH糾錯碼電路,立足于解決基于可重構FPGA核的設計的基本問題.課題的研究成果及其總結的一套ASR-FPGA進化硬件電路的設計方法對實際的進化硬件設計具有一定的實際指導意義,提出的基于專用類基核FPGA電路結構的研究方法為新型進化硬件的器件結構的設計也可提供一種借鑒.
上傳時間： 2013-07-01
上傳用戶：myworkpost
特點： 精確度0.1%滿刻度 可作各式數學演算式功能如:A+B/A-B/AxB/A/B/A&B(Hi or Lo)/|A|/ 16 BIT類比輸出功能 輸入與輸出絕緣耐壓2仟伏特/1分鐘(input/output/power) 寬范圍交直流兩用電源設計 尺寸小,穩定性高
上傳時間： 2014-12-23
上傳用戶：ydd3625
<strike id="yumyw"></strike>