隨著微電子技術的迅猛發展，集成電路組成的電子系統集成度越來越高，使得芯片 的復雜性不斷上升，單片的成本卻不斷降低。FPGA產品的邏輯單元越來越多，性能越 來越高，單位成本和功耗向越來越低的方向發展，使得可編程片上系統SOPC(System On Programmable Chip)設計成為必然趨勢。SD存儲卡因具備體積小、儲容量高、可擦寫、 價格低以及非易失性等特點被廣泛應用于手機、數碼相機、MP3播放器等領域。 美國Altera公司開發的基于SOPC技術的Nios U嵌入式處理器，是一個可變結構、 通用型的32位RISC嵌入式處理器，設計者可以非常方便地使用SOPC Builder系統開 發工具設計構造以處理器為基礎的系統，針對自己的要求配置Nios II軟核、Avalon總 線及外圍接口系統，體現了面向用戶，面向應用的SOPC技術設計思想。應用與Nios II 相關的集成開發平臺和輔助開發工具，加快了NiosⅡ系統的設計與驗證環節的開發速 度，對于嵌入式系統的產品開發和應用，具有廣泛的價值和積極的意義。 本文介紹了基于Nios II嵌入式處理器的SOPC系統的軟、硬件設計方法，結合實 驗平臺資源特點，構建了基于Nios II軟核處理器的SD
上傳時間： 2015-05-25
上傳用戶：wjc511
系統時鐘概述 整個時鐘電路的原理框圖。 時鐘電路的原理框圖 在使用有源晶振作為外部的時鐘源時，DSP片內的晶體振蕩電路會被旁路，外部的時鐘信號有XCLKIN管腳輸入DSP?？撮T狗定時器取OSCCLK信號作為其輸入。C28x的內核會將輸入的CLKIN信號轉換為SYSCLKOUT信號（這就是通常我們提到的那些150MHz的信號）。SYSCLKOUT主要用來為DSP片上的一些...
上傳時間： 2016-06-06
上傳用戶：1425564266
集成電路設計以及制造業的不斷發展，使得在單個芯片上集成多個處理器內核成為了可能。近年來多核處理器的發展過程中，多個內核對共享數據的訪問一直存在數據沖突問題，也就是緩存（Cache）出現不一致情況。Cache 一致性協議就是為了解決這種不一致現象，使得內核可以實時訪問到正確的數據。 本文在簡單介紹Cache一致性之后，總結了三種改進的Cache一致性協議。第一種介紹了一致性協議與片上互聯協議相協同的設計將多核架構與片上互聯方式相結合，最終實現低延遲、高帶寬、可擴展等特性。第二種提出了基于分層架構的混合一致性協議，將兩種傳統一致性協議進行了有效地結合。在第一層共享總線架構結構上采用總線監聽一致性協議，第二層互聯網絡架構的結構上采用基于目錄的一致性協議。該協議即解決了共享總線架構的總線帶寬問題，又解決了基于目錄的一致性協議中目錄所占存儲空間過大的問題，表現出了優良的性能。第三種是基于 Token 的動態可重構 Cache一致性協議，通過相關結果表明基于 Token 的動態可重構 Cache 一致性協議將能夠有效的應用到眾核處理器結構中。
標簽： Cache
上傳時間： 2016-11-28
上傳用戶：Nicole_K
ltc3725 單端正激變換器的控制器，包括片上柵極驅動
上傳時間： 2017-07-14
上傳用戶：木易1123
UCOS II源碼文件,可直接使用,用于STM32F4系列單片機,片上系統燒錄時使用
上傳時間： 2018-12-20
上傳用戶：風雨無阻
用 verilog HDL 語言搭建一個以 ARM Cortex-M0 為處理器核的嵌入式SOC系統,系統包含以下幾個部分： (1)ARM Cortex-M0核 (2)AHB總線譯碼器 (3)AHB總線從設備多路復用器 (4)片上存儲器外設 (5)LED外設 (6)七段數碼管 (7)定時器 (8)UART
上傳時間： 2020-03-21
上傳用戶：wssss
內容簡介 介紹了一般微處押器核鮒設計原理、基于微處邦器核的SoC設計的其本機念甜方法,通過對ARM系列處理器核和 CPU核的詳小描述,說明微處理器及外接口的設計原理和方法。同時也綜述了ARM系列她理器核和最新ARM核的 研發戰果以政ARM和Thmb踹積模型,對SC設計中涉及到的行儲器層次、 Cache存儲器管誣、片上總線片|:調和 產品測試等主要間黥進行了論述。在此基礎上給出了幾個基于ARM核的SoC嵌人式應用的實例。最后對基于異步設計 的ARM核 AMCLET及異步SUC子系統 AMUlET3打的研究進行了介紹 木書的特點是將基于ARM微處理器核的SC設計和實際恢人式系統的應用集成于一體,對于基于ARM核的S設計 和嵌λ式系統開發者來說是一本很好的參考手冊?？捎米饔嬎銠C科學拉術與應用電氣T程、電∫科學與技術專業科牛及碩 研究生的教材,也可作為從事集成電路設計的[程技術人員、于ARM的嵌入式系統應用開發技術入員的參考書。
上傳時間： 2020-04-02
上傳用戶：hongpixiaozhu
QY-nRF51822 是一個功能強大的藍牙開發套件，支持藍牙低功耗（BLE）協議和私有協議。它為廣大的產品開發人員提供了一個平臺，幫助工程師進行產品的開發、評估、測試。nRF51822 屬于挪威NORDIC 公司推出的nRF51 系列2.4G 無線低功耗片上方案解決系統中的一員,已cortex M0內核為基礎，結合BLE4.0 的SoC 。憑借超低的功耗、優越的性能、卓越的設計、nRF51822 得到了越來越廣泛的應用。QY-nRF51822 系列目前出了兩套硬件，后續會有大量新的硬件開發出來。這兩套硬件分別為：nRF51822_EK 主板和USB DONGLE。
標簽： 藍牙
上傳時間： 2021-12-14
上傳用戶：
這個是有關于AD5933模塊的原理圖。AD5933是負阻抗檢測電路，AD5933是一款高精度的阻抗測量芯片，內部集成了帶有12位，采樣率高達1MSPS的AD轉換器的頻率發生器。這個頻率發生器可以產生特定的頻率來激勵外部電阻，電阻上得到的響應信號被ADC采樣，并通過片上的DSP進行離散的傅立葉變換。傅立葉變換后返回在這個輸出頻率下得到的實部值R和虛部值I。
上傳時間： 2021-12-15
上傳用戶：
數字示波器功能強大,使用方便,但是價格相對昂貴。本文以Ti的MSP430F5529為主控器,以Altera公司的EP2C5T144C8 FPGA器件為邏輯控制部件設計數字示波器。模擬信號經程控放大、整形電路后形成方波信號送至FPGA測頻,根據頻率值選擇采用片上及片外高速AD分段采樣。FPGA控制片外AD采樣并將數據輸入到FIFO模塊中緩存,由單片機進行頻譜分析。測試表明:簡易示波器可以實現自動選檔、多采樣率采樣、高精度測頻及頻譜分析等功能。Digital oscilloscope is powerful and easy to use, but also expensive. The research group designed a low-cost digital oscilloscope, the chip of MSP430F5529 of TI is chosen as the main controller and the device of EP2C5T144C8 of Altera company is used as the logic control unit. Analog signal enter the programmable amplifier circuit, shaping circuit and other pre-processing circuit. The shaped rectangular wave signal is sent to FPGA for measure the frequency. According to the frequency value to select AD on-chip or off-chip high-speed AD for sampling. FPGA controls the off-chip AD sampling and buffers AD data by FIFO module. The single chip microcomputer receives the data, and do FFT for spectrum analysis. The test shows that the simple oscilloscope can realize automatic gain selection, sampling at different sampling rates, high precision frequency measurement and spectrum analysis.
上傳時間： 2022-03-27
上傳用戶：
