基于FPGA的恒虛警(CFAR)算法
上傳時(shí)間： 2022-07-08
上傳用戶：
微型燃微型燃?xì)廨啺l(fā)電機(jī)組由渦輪機(jī)、壓縮機(jī)、燃燒室、回?zé)崞鳌⑤S承、高速發(fā)電機(jī)、電力變換系統(tǒng)、噴油系統(tǒng)等部分組成。它是一種環(huán)保型發(fā)電裝置，它可用作常規(guī)機(jī)組或緊急備用電源，也可以用于分布式發(fā)電及冷熱電聯(lián)供系統(tǒng)、汽車混合動(dòng)力系統(tǒng)和微型燃機(jī)-燃料電池聯(lián)合系統(tǒng)等領(lǐng)域。因此，研究這種動(dòng)力裝置具有很重要的實(shí)用意義。 本文在分析了微型燃?xì)廨啺l(fā)電機(jī)組及其控制技術(shù)發(fā)展現(xiàn)狀的基礎(chǔ)上，根據(jù)設(shè)計(jì)要求，機(jī)組控制系統(tǒng)應(yīng)能保證機(jī)組安全穩(wěn)定運(yùn)行，保證機(jī)組在任何情況下，不發(fā)生超溫、超轉(zhuǎn)現(xiàn)象。同時(shí)應(yīng)考慮機(jī)組從點(diǎn)火、加速、直至額定運(yùn)行過程中，使機(jī)組能夠充分預(yù)熱，以降低對(duì)機(jī)組的熱沖擊，提高機(jī)組壽命。機(jī)組轉(zhuǎn)子轉(zhuǎn)速達(dá)到95％額定轉(zhuǎn)速后投入按額定轉(zhuǎn)速控制的閉環(huán)控制，保證發(fā)電機(jī)輸出電壓和電力輸出單元穩(wěn)定工作。當(dāng)發(fā)生一般性故障(按給定列表)且為無人職守狀態(tài)時(shí)，機(jī)組控制系統(tǒng)應(yīng)正常停車：當(dāng)機(jī)組發(fā)生一般性故障且為有人職守時(shí)，機(jī)組控制系統(tǒng)應(yīng)發(fā)出聲光報(bào)警。當(dāng)機(jī)組發(fā)生嚴(yán)重故障時(shí)機(jī)組控制系統(tǒng)應(yīng)發(fā)出聲光報(bào)警并緊急停車。同時(shí)還應(yīng)考慮設(shè)置機(jī)組調(diào)試時(shí)所需的與其它通信的數(shù)據(jù)接口。提出了微型燃?xì)廨啺l(fā)電機(jī)組控制系統(tǒng)的設(shè)計(jì)方案。 根據(jù)確定的方案和工程實(shí)際要求，完成了控制系統(tǒng)的結(jié)構(gòu)、硬件和軟件的設(shè)計(jì)。以西門子S7-300PLC及相關(guān)的開關(guān)量輸入模塊、開關(guān)量輸出模塊、模擬量輸入模塊、模擬量輸出模塊作為發(fā)電機(jī)組的中心控制單元。完成了各PLC模塊硬件連接電路的設(shè)計(jì)，以及系統(tǒng)供電電路的設(shè)計(jì)，并完成了微型燃機(jī)發(fā)電機(jī)組的起動(dòng)控制、檢測(cè)報(bào)警及停車控制的軟件設(shè)計(jì)。編程采用梯形圖語言，使程序更具可讀性。 本文采用德國(guó)西門子S7-300PLC及配套的I/0卡件作為微型燃機(jī)控制系統(tǒng)的主控制器；選用沈陽工業(yè)大學(xué)研制的全自動(dòng)浮動(dòng)式充電器作為電機(jī)的啟動(dòng)直流電源；采用啟停自鎖邏輯解決了在停車后徹底切斷電瓶負(fù)載的問題。
標(biāo)簽： PLC 發(fā)電機(jī)組 控制系統(tǒng)
上傳時(shí)間： 2013-04-24
上傳用戶：zxh1986123
雷達(dá)信號(hào)處理是雷達(dá)系統(tǒng)的重要組成部分。在數(shù)字信號(hào)處理技術(shù)飛速發(fā)展的今天，雷達(dá)信號(hào)處理中也普遍使用數(shù)字信號(hào)處理技術(shù)。而現(xiàn)場(chǎng)可編程門陣列(FPGA)在數(shù)字信號(hào)處理中的廣泛應(yīng)用，使得FPGA在雷達(dá)信號(hào)處理中也占據(jù)了重要地位。 針對(duì)雷達(dá)信號(hào)處理的設(shè)計(jì)與實(shí)現(xiàn)，本文在以下兩個(gè)方面展開研究： 一方面以線性調(diào)頻信號(hào)(LFM)為例，分別對(duì)幾種基本的雷達(dá)信號(hào)處理，如正交相干檢波、脈沖壓縮、動(dòng)目標(biāo)顯示(MTI)/動(dòng)目標(biāo)檢測(cè)(MTD)和恒虛警(CFAR)詳細(xì)地闡述了其原理，在此基礎(chǔ)上給出了其經(jīng)常采用的實(shí)現(xiàn)方法，并在MATLAB環(huán)境中對(duì)各個(gè)環(huán)節(jié)進(jìn)行了參數(shù)化仿真，詳盡地給出了各環(huán)節(jié)的仿真波形圖。針對(duì)仿真結(jié)果，直觀形象地說明了不同實(shí)現(xiàn)方法的優(yōu)劣。 另一方面結(jié)合MATLAB仿真結(jié)果，給出利用FPGA實(shí)現(xiàn)雷達(dá)信號(hào)處理的方案。在Xilinx ISE6.3i軟件集成環(huán)境下，通過對(duì)Xilinx提供的IP核的調(diào)用，并與VHDL語言相結(jié)合，完成雷達(dá)信號(hào)處理的FPGA實(shí)現(xiàn)。
標(biāo)簽： FPGA 雷達(dá)信號(hào) 處理系統(tǒng)
上傳時(shí)間： 2013-06-08
上傳用戶：qweqweqwe
國(guó)外信號(hào)完整性的經(jīng)典之作，中文譯本 本書全面論述了信號(hào)完警性問題，主要講述了信號(hào)完整性和物理設(shè)概念，帶寬、電感和特性阻抗的實(shí)質(zhì)含義，電阻、電容、電感和阻擾的相關(guān)分析，解決信號(hào)完整性問題的四個(gè)實(shí)用技術(shù)手段，物理互連世計(jì)對(duì)信號(hào)完格性的影響，數(shù)學(xué)推導(dǎo)背后隱藏的解決方案，以及改進(jìn)信號(hào)完整推薦的設(shè)計(jì)準(zhǔn)則等。該書與其他大多數(shù)同類書籍相比更強(qiáng)調(diào)直觀理解、實(shí)用工具和工程實(shí)踐，它以入門式的切入方式，使得讀者很容易認(rèn)識(shí)到物理互連影響電氣性能的實(shí)質(zhì)，從而可以盡快掌握信號(hào)完整性設(shè)計(jì)技術(shù)。本書作者以實(shí)踐專家的視角指出了造成信號(hào)完整性問題的根源，特別給出了在設(shè)計(jì)前期階段的問題解決方案，這是面向電子工業(yè)界的設(shè)技工程師和產(chǎn)品負(fù)責(zé)人的一本具有實(shí)用價(jià)值的參考書，其目的在于幫助也們?cè)谛盘?hào)完整性問題出現(xiàn)之前能提前發(fā)現(xiàn)并及早加以解決，同時(shí)也可作為相關(guān)專業(yè)水本科生及研究生的教學(xué)指導(dǎo)用書
標(biāo)簽： 信號(hào)完整性 分
上傳時(shí)間： 2013-04-24
上傳用戶：bangbangbang
雷達(dá)信號(hào)處理是雷達(dá)系統(tǒng)的重要組成部分。在數(shù)字信號(hào)處理技術(shù)飛速發(fā)展的今天，雷達(dá)信號(hào)處理中也普遍使用數(shù)字信號(hào)處理技術(shù)。而現(xiàn)場(chǎng)可編程門陣列（FPGA）在數(shù)字信號(hào)處理中的廣泛應(yīng)用，使得FPGA在雷達(dá)信號(hào)處理中也占據(jù)了重要地位。 針對(duì)脈壓雷達(dá)信號(hào)處理的FPGA實(shí)現(xiàn)，本文在以下幾個(gè)方面展開研究： 首先對(duì)幾種主要的脈沖壓縮信號(hào)進(jìn)行了詳細(xì)的分析，得出了各種信號(hào)的特點(diǎn)及其處理方式；并比較了各種方式的優(yōu)缺點(diǎn)。 其次對(duì)幾種基本的雷達(dá)信號(hào)處理如脈沖壓縮、動(dòng)目標(biāo)檢測(cè)（MTD）、恒虛警（CFAR）等詳細(xì)地闡述了其原理；列舉了各種信號(hào)處理經(jīng)常采用的實(shí)現(xiàn)方法，對(duì)各種方法進(jìn)行了比較研究；并針對(duì)線性調(diào)頻信號(hào)在MATLAB環(huán)境中對(duì)雷達(dá)回波信號(hào)處理進(jìn)行仿真。 接下來，在Xilinx ISE6.3i軟件集成環(huán)境下，通過對(duì)Xilinx提供的免費(fèi)IP核的調(diào)用，并與VHDL語言相結(jié)合，進(jìn)行雷達(dá)信號(hào)處理的FPGA實(shí)現(xiàn)。
標(biāo)簽： FPGA 雷達(dá)信號(hào)處理 系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-06-24
上傳用戶：lingzhichao
對(duì)于內(nèi)燃機(jī)控制應(yīng)用而言，AUDO MAX系列可以為每個(gè)缸單獨(dú)計(jì)算最理想的空燃比和確定最佳燃油噴射量和點(diǎn)火時(shí)間。AUDO MAX系列的全面安全特性支持動(dòng)力總成和底盤應(yīng)用實(shí)現(xiàn)更高安全水平，例如連續(xù)減震控制系統(tǒng)。此外，AUDO MAX還十分適用于采用線控技術(shù)的車輛的自動(dòng)變速箱控制。
標(biāo)簽： Infineon
上傳時(shí)間： 2013-04-24
上傳用戶：asasasas
本文主要介紹了`加熱爐混合模糊控制的方案。該方案采用了“短周期”預(yù)測(cè)爐溫的模糊控制策略，將模糊控制和PID 控制結(jié)合在一起，利用協(xié)調(diào)因子的在線自整定來確定重油流量，實(shí)現(xiàn)了空燃比的自尋優(yōu)模糊控制。該系統(tǒng)
標(biāo)簽： PID 模糊 加熱爐 中的應(yīng)用
上傳時(shí)間： 2013-06-25
上傳用戶：牧羊人8920
隨著信息技術(shù)的飛速發(fā)展，人們對(duì)數(shù)據(jù)采集、信號(hào)處理的要求越來越高：不僅要求高速、高精度和高實(shí)時(shí)，還要求數(shù)據(jù)采集，處理設(shè)備便攜化、網(wǎng)絡(luò)化和智能化，并具有友好的人機(jī)界面。傳統(tǒng)的8/16位單片機(jī)因資源極度受限，難以滿足上述要求；而傳統(tǒng)的信號(hào)處理過程都是依賴于PC完成，則存在著安裝麻煩、價(jià)格昂貴且電磁兼容性差等缺點(diǎn)。 嵌入式系統(tǒng)是一個(gè)快速發(fā)展的領(lǐng)域，嵌入式系統(tǒng)的研究?jī)?nèi)容涉及到計(jì)算機(jī)學(xué)科的各個(gè)方面。將嵌入式系統(tǒng)引入雷達(dá)信號(hào)處理系統(tǒng)，能極大的提高系統(tǒng)的實(shí)時(shí)性和靈活性。本文的研究正是基于ARM的雷達(dá)信號(hào)處理系統(tǒng)。 本文在對(duì)線性調(diào)頻連續(xù)波雷達(dá)測(cè)速測(cè)距研究的基礎(chǔ)上，討論了一種軟硬件配置靈活、結(jié)構(gòu)精簡(jiǎn)的雷達(dá)信號(hào)處理系統(tǒng)，其硬件平臺(tái)以ARM處理器，可編程邏輯器件FPGA，和DSP為核心，擴(kuò)展了UART、LCD、網(wǎng)口、IDE、觸摸屏、PS/2和USB等外圍接口，可實(shí)現(xiàn)對(duì)線性調(diào)頻連續(xù)波雷達(dá)回波信號(hào)進(jìn)行數(shù)據(jù)采集、脈沖壓縮、恒虛警檢測(cè)、航跡相關(guān)，航跡顯示等處理，相關(guān)數(shù)據(jù)的存儲(chǔ)。在軟件設(shè)計(jì)方面，完成Bootloader，Linux2.4操作系統(tǒng)在系統(tǒng)上的移植，在此基礎(chǔ)上對(duì)實(shí)現(xiàn)了對(duì)網(wǎng)口、IDE、LCD等模塊的驅(qū)動(dòng)程序編寫，并在MiniGUI上進(jìn)行基于顯示終端需求的圖形用戶界面開發(fā)。
標(biāo)簽： ARM 雷達(dá)信號(hào) 處理系統(tǒng)
上傳時(shí)間： 2013-04-24
上傳用戶：Shoen
在船舶交管系統(tǒng)中，雷達(dá)信息處理是最重要的組成部分。視頻回波處理中的雜波處理要求實(shí)時(shí)性很高，大約要在一個(gè)距離單元的時(shí)間(0.05-0.1us)內(nèi)完成。雜波處理如恒虛警處理本身比較復(fù)雜，這類處理過程又要求快速，圖像顯示系統(tǒng)要求及時(shí)的把接收到的雷達(dá)方位數(shù)據(jù)從極坐標(biāo)轉(zhuǎn)換成直角坐標(biāo)。在軟件上實(shí)現(xiàn)這些算法雖然精度可以達(dá)到，但是實(shí)時(shí)性問題不能滿足。因此這類問題多采用高速專用數(shù)字設(shè)備來實(shí)現(xiàn)。FPGA在數(shù)字信號(hào)處理領(lǐng)域有非常廣闊的應(yīng)用前景，以其優(yōu)良的性能在數(shù)字信號(hào)處理中發(fā)揮了重大的作用。CORDIC算法可以在硬件上以很高的精度實(shí)現(xiàn)一些函數(shù)和運(yùn)算。針對(duì)以上幾點(diǎn)，本文提出了利用CORDIC算法，基于FPGA來實(shí)現(xiàn)雷達(dá)信號(hào)處理和圖像顯示的算法研究，用硬件來實(shí)現(xiàn)正弦、余弦、正切、乘法、除法、指數(shù)和對(duì)數(shù)等基本函數(shù)和運(yùn)算，把他們?cè)O(shè)計(jì)成為可重用的IP core，這樣可以滿足實(shí)時(shí)性和精度的問題。從而在將來的算法研究中方便的調(diào)用，這樣在算法研究中可以節(jié)約大量的時(shí)間，在一定程度上降低研究的難度。 圍繞雷達(dá)信號(hào)處理和圖像顯示，本次課題設(shè)計(jì)主要做了如下工作： 1．對(duì)CORDIC算法進(jìn)行分析和研究，以及它在雷達(dá)信號(hào)處理和圖像顯示中的影響。 2．成功用硬件描述語言在Xilinx公司軟件ISE的環(huán)境下編寫代碼，在Synplify和Modelsim上做了綜合和仿真。 3．對(duì)實(shí)驗(yàn)結(jié)果進(jìn)行精度和速度分析。 4．對(duì)雷達(dá)信號(hào)處理和圖像顯示的相關(guān)算法進(jìn)行分析和研究。 5．從實(shí)例分析IP core的特點(diǎn)，對(duì)算法研究的影響和IP core在雷達(dá)信號(hào)處理和圖像顯示中的應(yīng)用。 最終在實(shí)踐環(huán)節(jié)，成功利用CORDIC算法，在FPGA上實(shí)現(xiàn)可重用的IP core，這些IP core能夠以很高的精度實(shí)現(xiàn)一些基本函數(shù)和運(yùn)算，在雷達(dá)信號(hào)處理與圖像顯示中起到很大的作用。
標(biāo)簽： FPGA 雷達(dá)信號(hào)處理 圖像顯示
上傳時(shí)間： 2013-07-16
上傳用戶：steele
隨著信號(hào)處理技術(shù)的進(jìn)步和電子技術(shù)的發(fā)展，雷達(dá)信號(hào)偵察接收機(jī)逐漸從模擬體制向數(shù)字體制轉(zhuǎn)變。軟件無線電概念的提出，促使雷達(dá)偵察接收機(jī)朝大帶寬、全截獲方向發(fā)展，現(xiàn)有的串行信號(hào)處理體制已經(jīng)很難滿足系統(tǒng)要求。FPGA器件的出現(xiàn)，為實(shí)現(xiàn)寬帶雷達(dá)信號(hào)偵察數(shù)字接收機(jī)提供了硬件支持。 本文結(jié)合FPGA芯片特點(diǎn)，在前人研究基礎(chǔ)上，從算法和硬件實(shí)現(xiàn)兩方面，對(duì)雷達(dá)信號(hào)偵察數(shù)字接收機(jī)若干關(guān)鍵技術(shù)進(jìn)行了研究和創(chuàng)新，主要研究?jī)?nèi)容包括以下幾個(gè)方面。 1)給出了基于QuartusII/Matlab和ISE/ModelSim/Matlab的兩種FPGA設(shè)計(jì)聯(lián)合仿真技術(shù)。這種聯(lián)合仿真技術(shù)，大大提高了基于FPGA的雷達(dá)信號(hào)偵察數(shù)字接收機(jī)的設(shè)計(jì)效率。 2)給出了一種基于FFT/IFFT的寬帶數(shù)字正交變換算法，并將該算法在FPGA中進(jìn)行了硬件實(shí)現(xiàn)，設(shè)計(jì)可對(duì)600MHz帶寬內(nèi)的輸入信號(hào)進(jìn)行實(shí)時(shí)正交變換。 3)提出了一種全并行結(jié)構(gòu)FFT的FPGA實(shí)現(xiàn)方案，并將其在FPGA芯片中進(jìn)行了硬件實(shí)現(xiàn)，設(shè)計(jì)能夠在一個(gè)時(shí)鐘周期內(nèi)完成32點(diǎn)并行FFT運(yùn)算，滿足了數(shù)字信道化接收機(jī)對(duì)數(shù)據(jù)處理速度的要求。 4)提出了一種自相關(guān)信號(hào)檢測(cè)FPGA實(shí)現(xiàn)方案，通過改變FIFO長(zhǎng)度改變自相關(guān)運(yùn)算點(diǎn)數(shù)，實(shí)現(xiàn)了弱信號(hào)檢測(cè)。提出通過二次門限處理來消除檢測(cè)脈沖中的毛刺和凹陷，降低了虛警概率，提高了檢測(cè)結(jié)果的可靠性。 5)在單通道自相關(guān)信號(hào)檢測(cè)算法基礎(chǔ)上，提出采用三路并行檢測(cè)，每路采用不同的相關(guān)點(diǎn)數(shù)和檢測(cè)門限，再綜合考慮三路檢測(cè)結(jié)果，得到最終檢測(cè)結(jié)果。給出了算法FPGA實(shí)現(xiàn)過程，并對(duì)設(shè)計(jì)進(jìn)行了聯(lián)合時(shí)序仿真，提高了檢測(cè)性能。 6)給出了一種利用FFT變換后的兩根最大譜線進(jìn)行插值的快速高精度頻率估計(jì)方法，并將該算法在FPGA硬件中進(jìn)行了實(shí)現(xiàn)。通過利用FFT運(yùn)算后的實(shí)/虛部最大值進(jìn)行插值，降低了硬件資源消耗、縮短了運(yùn)算延遲。 7)結(jié)合4)、5)、6)中的研究成果，完成了對(duì)雷達(dá)脈沖信號(hào)到達(dá)時(shí)間、終止時(shí)間、脈沖寬度和脈沖頻率的估計(jì)，最終在一塊FPGA芯片內(nèi)實(shí)現(xiàn)了一個(gè)精簡(jiǎn)的雷達(dá)信號(hào)偵察數(shù)字接收機(jī)，并在微波暗室中進(jìn)行了測(cè)試。
標(biāo)簽： FPGA 雷達(dá)信號(hào) 數(shù)字接收機(jī)
上傳時(shí)間： 2013-06-13
上傳用戶：Divine
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
