基于AT89C51單片機的數字電壓表的設計
上傳時間： 2013-07-10
上傳用戶：liglechongchong
單片機課程設計：采用51系列單片機和ADC設計一個數字電壓表，輸入為0～5V線性模擬信號，輸出通過LED顯示，要求顯示兩位小數。
標簽： 數字電壓表
上傳時間： 2013-04-24
上傳用戶：快樂的小糗糗
完整的紅外抄表系統 自己做過的項目 包括完整的程序和電路圖,PCB板圖 使用偉福編譯器編譯
上傳時間： 2013-07-14
上傳用戶：lhw888
MP3音樂是目前最為流行的音樂格式，因其音質、復雜度與壓縮比的完美折中，占據著廣闊的市場，不僅在互聯網上廣為流傳，而且在便攜式設備領域深受人們喜愛。本文以MPEG-1的MP3音頻解碼器為研究對象，在實時性、面積等約束條件下，研究MP3解碼電路的設計方法，實現FPGA原型芯片，研究MP3原型芯片的驗證方法。 論文的主要貢獻如下： (1)使用算法融合方法合并MP3解碼過程的相關步驟，以減少緩沖區存儲單元的容量和訪存次數。如把重排序步驟融合到反量化模塊，可以減少一半的讀寫RAM操作；把IMDCT模塊內部的三個算法步驟融合在一起進行設計，可以省去存儲中間計算結果的緩存區單元。 (2)反量化、立體聲處理等模塊中，采用流水線設計技術，設置寄存器把較長的組合邏輯路徑隔開，提高了電路的性能和可靠性；使用連續訪問公共緩存技術，合理規劃各計算子模塊的工作時序，將數據計算的時間隱藏在訪存過程中；充分利用頻率線的零值區特性，有效地減少數據計算量，加快了數據處理的速度。 (3)設計了MP3硬件解碼器的FPGA原型芯片。采用Verilog HDL硬件描述語言設計RTL級電路，完成功能仿真，以Altera公司Stratix II系列的EP2S180 FPGA開發板為平臺，實現MP3解碼器的FPGA原型芯片。MP3硬件解碼器在Stratix II EP2S180器件內的資源利用率約為5％，其中組合邏輯查找表ALUT為7189個，寄存器共有4024個，系統頻率可達69.6MHz，充分滿足了MP3解碼過程的實時性要求。實驗結果表明，MP3音頻解碼FPGA原型芯片可正常播放聲音，解碼音質良好。
上傳時間： 2013-07-01
上傳用戶：xymbian
隨著圖像聲納技術的發展，對于大數據量圖像數據的壓縮成為必須要解決的一個課題。本文結合水聲圖像特點，應用VerilogHDL 語言在Quartus Ⅱ軟件環境下設計實現了JPEG基本模式編解碼器。 JPEG是國際標準化組織(ISO)和CCITT 聯合制定的靜態圖像的壓縮標準，是目前最常使用的圖像存儲格式。 論文首先介紹了JPEG編碼的基本原理，然后根據編碼的流程從總體結構上對JPEG編碼器進行了模塊劃分。對于2D—DCT變換采用了行列分離的快速算法；針對水聲圖像特點采用了DC系數直接編碼。以一幅真實的水聲圖像作為JPEG編碼器的測試輸入，對編碼器輸出的碼流經過軟件編程后正確顯示出了JPEG圖片，并分析了壓縮圖像效果和質量。 JPEG解碼器采用了和JPEG編碼器對稱的模塊劃分，2D—IDCT變換同樣采用了行列分離的快速算法；根據JPEG標準中哈夫曼編碼的特點，哈夫曼解碼采用了濃縮哈夫曼表法，降低了存儲資源，提高了解碼速度。對經本文設計的JPEG解碼器解碼后的圖片和原圖片進行了比較分析，結果表明本設計滿足要求。
上傳時間： 2013-05-25
上傳用戶：sn2080395
測量技巧萬用表實用測量技法與故障檢修電子技能基礎
上傳時間： 2013-05-18
上傳用戶：wsf950131
同步技術在許多通訊系統中都是至關重要的，而WCDMA作為第三代移動通信的標準之一，對其同步算法進行研究是非常必要的。FPGA在許多硬件實現中充當了很重要的角色，所以研究如何在FPGA上實現同步算法是非常具有實際意義的。 本文討論了三步小區搜索的算法，仿真了其性能，并且對如何進行算法的FPGA移植展開了深入的討論。 本文對三步小區搜索的算法按照算法計算量和運算速度的標準分別進行了比較和討論，并以節省資源和運行穩定為前提進行了FPGA移植。最終在主同步中提出了改進型的PSC匹配濾波器算法，在FPGA上提出了采用指針型雙口RAM的實現方式；在輔同步中提出了改進型PFHT算法并采用查表遍歷算法判決，在FPGA上提出了用綜合型邏輯方式來實現；在導頻同步中采用了移位寄存器式擾碼生成算法，并引入了計分制判決算法。 與以往的WCDMA同步的FPGA實現相比，本文提出的實現方案巧妙地利用了FPGA的并行運算結構，在XILINX的V4芯片上只用了500個slice就完成了整個小區搜索，最大限度地節省了資源，為小區搜索在FPGA中的模塊小型化提供了途徑。
上傳時間： 2013-08-05
上傳用戶：leileiq
隨著電子技術和計算機技術的飛速發展，視頻圖像處理技術近年來得到極大的重視和長足的發展，其應用范圍主要包括數字廣播、消費類電子、視頻監控、醫學成像及文檔影像處理等領域。當前視頻圖像處理主要問題是當處理的數據量很大時，處理速度慢，執行效率低。而且視頻算法的軟件和硬件仿真和驗證的靈活性低。 本論文首先根據視頻信號的處理過程和典型視頻圖像處理系統的構成提出了基于FPGA的視頻圖像處理系統總體框圖；其次選擇視頻轉換芯片SAA7113，完成視頻圖像采集模塊的設計，主要分三步完成：1)配置視頻轉換芯片的工作模式，完成視頻轉化芯片SAA7113的初始化：2)通過分析輸出數據流的格式標準，來識別奇偶場信號、場消隱信號和有效行數據的開始和結束信號三種控制信號，并根據控制信號，用Verilog硬件描述語言編程實現圖像數據的采集；3)分析SRAM的讀寫控制時序，采用兩塊SRAM完成圖像數據的存儲。然后編寫軟件測試文件，在ISE Simulator仿真環境進行程序測試與運行，并分析仿真結果，驗證了數據采集和存儲的正確性；最后，對常用視頻圖像算法的MATLAB仿真，選擇適當的算子，采用工具MATLAB、System Generator for DSP和ISE，利用模塊構建方式，搭建視頻算法平臺，實現圖像平滑濾波、銳化濾波算法，在Simulink中仿真并自動生成硬件描述語言和網表，對資源的消耗做簡要分析。 本論文的創新點是采用新的開發環境System Generator for DSP實現視頻圖像算法。這種開發視頻圖像算法的方式靈活性強、設計周期短、驗證方便、是視頻圖像處理發展的必然趨勢。
上傳時間： 2013-05-20
上傳用戶：fudong911
頻率合成技術廣泛應用于通信、航空航天、儀器儀表等領域，目前，常用的頻率合成技術有直接頻率合成、鎖相頻率合成和直接數字頻率合成(DDS)等。其中DDS是一種新的頻率合成方法，是頻率合成的一次革命。全數字化的DDS技術由于具有頻率分辨率高、頻率切換速度快、相位噪聲低和頻率穩定度高等優點而成為現代頻率合成技術中的佼佼者。隨著數字集成電路、微電子技術和EDA技術的深入研究，DDS技術得到了飛速的發展。 DDS是把一系列數字量化形式的信號通過D/A轉換形成模擬量形式的信號的合成技術。主要是利用高速存儲器作查尋表，然后通過高速D/A轉換產生已經用數字形式存入的正弦波(或其它任意波形)。一個典型的DDS系統應包括以下三個部分：相位累加器可以時鐘的控制下完成相位的累加；相位一幅度碼轉換電路一般由ROM實現；D/A轉換電路，將數字形式的幅度碼轉換成模擬信號。 現場可編程門陣列(FPGA)設計靈活、速度快，在數字專用集成電路的設計中得到了廣泛的應用。本論文主要討論了如何利用FPGA來實現一個DDS系統，該DDS系統的硬件結構是以FPGA為核心實現的，使用Altera公司的Cyclone系列FPGA。 文章首先介紹了頻率合成器的發展，闡述了基于FPGA實現DDS技術的意義；然后介紹了DDS的基本理論；接著介紹了FPGA的基礎知識如結構特點、開發流程、使用工具等；隨后介紹了利用FPGA實現直接數字頻率合成(DDS)的原理、電路結構、優化方法等。重點介紹DDS技術在FPGA中的實現方法，給出了部分VHDL源程序。采用該方法設計的DDS系統可以很容易地嵌入到其他系統中而不用外接專用DDS芯片，具有高性能、高性價比，電路結構簡單等特點；接著對輸出信號頻譜進行了分析，特別是對信號的相位截斷誤差和幅度量化誤差進行了詳細的討論，由此得出了改善系統性能的幾種方法；最后給出硬件實物照片和測試結果，并對此作了一定的分析。
上傳時間： 2013-07-05
上傳用戶：suxuan110425
proteus中基于51單片機的數字電壓表的仿真
上傳時間： 2013-07-11
上傳用戶：kbnswdifs
