<strike id="oy4k8"></strike>
十分好用的代碼查看器，開發(fā)人員必備。內(nèi)含安裝包和破解文件
標(biāo)簽： 代碼查看器
上傳時間： 2016-03-08
上傳用戶：smallfishlb
CCSv6.1可用的破解文件，下載解壓后拷貝到ccsv6\ccs_base\DebugServer\license目錄下，用Help->Code Composer Studio Licensing Information->upgrade工具添加即可
標(biāo)簽： License CCS6
上傳時間： 2016-05-21
上傳用戶：longshuai19
HFSS15破解文件，針對32位和64位的破解文件在兩個文件夾內(nèi)（crack是針對32位的，hfss15crack是針對64位的）。具體破解方法可在百度上搜索，有效。
標(biāo)簽： crack HFSS and 15 32 64
上傳時間： 2016-05-22
上傳用戶：hickwall
VS 2008破解文件，詳細(xì)使用教程見網(wǎng)上，注冊碼可以到網(wǎng)上找
標(biāo)簽： VSVS2008破解文件
上傳時間： 2016-07-04
上傳用戶：yangxquan
Cadence安裝和破解教程和破解文件，非常好用
標(biāo)簽： Cadence 下載 地址
上傳時間： 2017-09-26
上傳用戶：gzz46435
用于candence的破解文件，手動安裝時需用帶破解安裝包
標(biāo)簽： 應(yīng)用軟件
上傳時間： 2020-07-19
上傳用戶：
設(shè)計高速電路必須考慮高速訊 號所引發(fā)的電磁干擾、阻抗匹配及串音等效應(yīng)，所以訊號完整性 (signal integrity)將是考量設(shè)計電路優(yōu)劣的一項重要指標(biāo)，電路日異複雜必須仰賴可 靠的軟體來幫忙分析這些複雜的效應(yīng)，才比較可能獲得高品質(zhì)且可靠的設(shè)計， 因此熟悉軟體的使用也將是重要的研究項目之一。另外了解高速訊號所引發(fā)之 各種效應(yīng)(反射、振鈴、干擾、地彈及串音等)及其克服方法也是研究高速電路 設(shè)計的重點(diǎn)之一。目前高速示波器的功能越來越多，使用上很複雜，必須事先 進(jìn)修學(xué)習(xí)，否則無法全盤了解儀器之功能，因而無法有效發(fā)揮儀器的量測功能。 其次就是高速訊號量測與介面的一些測試規(guī)範(fàn)也必須熟悉，像眼圖分析，探針 效應(yīng)，抖動(jitter)測量規(guī)範(fàn)及高速串列介面量測規(guī)範(fàn)等實務(wù)技術(shù)，必須充分 了解研究學(xué)習(xí)，進(jìn)而才可設(shè)計出優(yōu)良之教學(xué)教材及教具。
標(biāo)簽： 高速電路
上傳時間： 2021-11-02
上傳用戶：jiabin
PADS9.5安裝包+教程+破解文件的百度云盤鏈接，安裝過程出現(xiàn)證書問題，取消跳過即可，本人親測安裝WIN10系統(tǒng)，歡迎下載！
標(biāo)簽： PADS
上傳時間： 2022-06-22
上傳用戶：wangshoupeng199
仿真的過程編譯Compile VCS對源文件進(jìn)行編譯，生成中間文件和可執(zhí)行文件仿真Simulate運(yùn)行可執(zhí)行文件，對設(shè)計進(jìn)行仿真調(diào)試通過觀察波形、設(shè)置斷點(diǎn)、追蹤信號、查看schematic等來發(fā)現(xiàn)錯誤，并進(jìn)行糾正覆蓋率測試通過在編譯時，加入覆蓋率測試的選項、仿真后，生成包含覆蓋率信息的中間文件來顯示測試平臺的正確性和完備性。一個常見的編譯命令如下：vcs f-y+libext+-V\-P-Mupdate-o-I +V2k-R-RI-s\-debug_all+vcsd +define++timopt+<>-line\+incdir+++memopt[+2]-sverilog-mhdl +ad\-full64-comp64+nospecify +notimingcheck-ntb +race\-ova_file +vpdfile++vpdfilesize+\+vpdupdate +cli++vcs+initmem+011lxlz\+vcs+initreg+0|1lx|z +Vc-cm lineltgllcondlfsmlpathlbranch-cm_dir\-vlib-file是Verilog文件，包含了引用的module的定義，可以是絕對路徑，也可以是相對路勁。-y1ibdir是參考庫的目錄，vcs從該目錄下尋找包含引用的module的Verilog文件，這些文件的文件名必須和引用的module的名一樣+libextt++..vcs在參考庫目錄下尋找以.v和.vhd為擴(kuò)展名的文件。多個擴(kuò)展名之間用“+”連接。
標(biāo)簽： vcs
上傳時間： 2022-07-01
Advanced Design System 2019 射頻、微波和信號完整性仿真軟件 安裝包。文件較大,存在百度網(wǎng)盤,下載文件中提供了鏈接和提取碼。打開即可下載。
標(biāo)簽： ADS
上傳時間： 2022-07-10
上傳用戶：qdxqdxqdxqdx
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
