是一個用verilog寫成的加法器電路,可把七個元件加起來
標簽： verilog 加法器 元件
上傳時間： 2014-01-07
上傳用戶：zhangzhenyu
cisco安全相關 cisco入侵的藝術
標簽： cisco
上傳時間： 2016-05-04
上傳用戶：leixinzhuo
這是一個Verilog的電梯控制程序碼,控制樓層為1~4樓,關開門...等
標簽： Verilog 控制 程序
上傳用戶：wyc199288
使用硬體描述語言HDL 設計硬體電路，臺灣人寫的PPT講義，非常不錯。VHDL硬件設計入門學習。VHDL基本語法架構，VHDL的零件庫(Library)及包裝(Package)等內容。
標簽： HDL
上傳時間： 2014-01-22
上傳用戶：cxl274287265
電子書Absolute.C.plus.plu
標簽： Absolute plus plu
上傳時間： 2013-12-23
上傳用戶：yph853211
圖象的特效顯示實例 許多人在掌握Java的基本知識后,都希望通過進行一系列的課程設計來鞏固和提高Java編程技
標簽： Java 圖象 特效顯示 基本知識
上傳時間： 2013-11-26
上傳用戶：sclyutian
RFID 開發(fā)常見問題集,超過50個線上問題解答,詳細陳列
標簽： RFID
上傳時間： 2016-05-10
上傳用戶：tzl1975
圍繞 工業(yè)現 場 測控網絡 、 遠 程 智能 測控 、網絡 化 分布 式 智 能測 控 等技 術中的國 內外研 究 熱點 問題 ， 闡述 了其發(fā)展現狀及技術特點，分析了其關鍵技術及發(fā)展趨勢 。
標簽： 工業(yè) 分布 測控網絡 測控
上傳時間： 2013-12-13
上傳用戶：上善若水
NI技術實現航空機載附件的技 術實現航空機載附件的技術實現航空機載附件的ATE測試測試測試測試
標簽： 測試 航空 機載 附件
上傳時間： 2016-05-17
上傳用戶：縹緲
5 bits 的加法器與減法器合併電路之原始程式製作
標簽： bits 加法器 法器 程式
上傳時間： 2016-05-18
上傳用戶：ippler8
蟲蟲下載站版權所有 京ICP備2021023401號-1
