VIP專區-嵌入式/單片機編程源碼精選合集系列（109）資源包含以下內容：1. 包括匯編和c++編寫的萬年歷.2. FIFO（先進先出隊列）通常用于數據的緩存和用于容納異步信號的頻率或相位的差異。本FIFO的實現是利用 雙口RAM 和讀寫地址產生模塊來實現的.FIFO的接口信號包括異步的寫時鐘（wr_clk）和讀.3. Analog signals are represented by 64 bit buses. They are converted to real and from real representa.4. 該文件為lpc2106 ARM7在THREDX操作系統下的啟動代碼.5. 該代碼為時鐘芯片PCF8563的控制程序.6. 此代碼位PIC單片機的PID控溫程序.7. threadx技術手冊.8. 一個關于fat32系統文件的說明,對了解fat32文件系統系統結構很有用.9. 典型的開發模型有：①瀑布模型(waterfall model)；②漸增模型/演化/迭代(incremental model)；③原型模型(prototype model)；④螺旋模型(spiral m.10. zigbee協議中.11. 三菱FX系列PLC與PC機通過編程口通訊的地址轉換軟件,非常的使用!.12. 文章講述了類似于PDOP值的描述整周模糊度精度的指標因子。對于整周模糊度的判斷具有重要意義。.13. 講述了如何對主引導扇區進行備份和恢復.14. LED驅動電路實例。配具體的電路圖供大家參考使用.15. Pcb初級教程.16. 嵌入式內存數據庫系統eXtremeDB用戶指南.17. 對引導區的學駐病毒進行了剖析.18. LPC2146 的USB 開發.19. 非常詳細步進電機控制原理圖.20. C++ GUI Programming with Qt 4一書中的第一章源碼.21. C++ GUI Programming with Qt 4一書中的chap02源碼.22. C++ GUI Programming with Qt 4一書中的chap03源碼.23. C++ GUI Programming with Qt 4一書中的chap05源碼.24. C++ GUI Programming with Qt 4一書中的chap06源碼.25. C++ GUI Programming with Qt 4一書中的chap07源碼.26. C++ GUI Programming with Qt 4一書中的chap8源碼.27. C++ GUI Programming with Qt 4一書中的chap9源碼.28. 具有無線網路功能下載至嵌入式開發平臺上用的.o黨 driver.29. ADI DSP ADSP-BF561原裝開發板的PCB圖,非常難得! POWERPCB 5.0可以打開..30. ADI TS201 原裝系統板PCB圖, 此PCB圖是用POWERPCB 5.0畫的, 直接導入既可打開, 目前做相控陣雷達,3G 基站,WIMAX基站等均采用ADSP-TS201..31. ADI DSP BF561 系統板原理圖,只有PDF格式的,.32. 利用89C52開發的.33. PCtoLCD2002完美版 取字模軟件.34. lm317 計算工具.35. 這是一個非常不錯的12864液晶串口程序.36. 嵌入式系統開發原理、工具及過程 值得推薦.37. minigui－－面向實時嵌入式系統的圖形用戶界面。此文檔介紹了miniguide體系結構。.38. 該源碼與書本配套.39. 《EVC高級編程及其應用開發》一書的全部源代碼.40. 將MATLAB窗口畫在VC的GUI上 輕松實現用MATLAB和VC畫圖.
標簽： 網絡通信協議
上傳時間： 2013-06-12
上傳用戶：eeworm
VIP專區-嵌入式/單片機編程源碼精選合集系列（146）資源包含以下內容：1. 本程序能夠在沒有操作系統下可以測試LCD的驅動.2. ADS下LDR命令詳細示例.3. 本程序是ADS1.2下的匯編語言的示例程序！.4. 自己寫的一個萬年歷程序,能有200多行代碼.盡供參考..5. 這是個Mp3源代碼.6. sd 的spi模式詳細的中文資料.7. mmc card 各種操作詳細的邏輯時序圖.8. PCI總線系統結構、性能及總線操作時序和總線控制權的仲裁問題.9. ebook of matlab gui using.10. PAN3101ProgrammingGuideV11原像一手資料.11. 基于NIOSii的網絡監控系統設計.12. mp3 方案源代碼.13. 用VB實現S7-300PLC與PC機的普通串口通信 jiankong.14. 多功能數據采集卡上位機完整代碼.15. FAT32 文件系統中文規范.16. RTOS系統.17. 用于AlRERA 公司DE2開發板上的USB 調試的實例.18. UBOOT_command reference document.19. 對軟件進行可達性測試的軟件.20. 用于檢測非自鎖的按鍵.21. 實現arm文件系統.22. 基于arm的藍牙通訊協議的設計.23. 射頻卡開發系統芯片.24. 詳細介紹了PCB設計的各種方法.25. Matlab用戶圖像接口.26. GUI檔案.27. 東芝步進電機驅動芯片,電流3.5A,8細分驅動步進電機很常用芯片.28. Cross-Platform GUI Programming with wxWidgets wxWidgets設計指導書.29. 24c08-24c31EEPROM初始化.30. 一個不錯的需求分析實例！希望對大家有幫助.31. 一個完整的系統,用到NIOSII 里面包括語言結構的.32. 嵌入式系統的上課講義...使用三星的開發版...主要是吃ARM的指令集.33. 關于嵌入式方面的資料.34. 主要介紹一種基于Philips公司的MF RC500的射頻識別讀寫器的設計：首先介紹系統的組成以及MF RC500的特性.35. Windows嵌入式開發系列課程(6)：啟動程序BootLoader的分析 _PDF.36. design the connecter between dsp and sed12.37. 48種常用軟件的指南.38. 44b0(arm)初始化程序,代碼可以通用,方便嵌入式系統的開發.39. uCOS在LPC213X上的移植。適合ARM嵌入式系統初學者。.40. AD1674模數轉換器件資料。包含了AD1674的應用接口電路。.
上傳時間： 2013-05-28
上傳用戶：eeworm
learningMatlab PhÇ n 1 c¬ së Mat lab Ch ¬ ng 1: Cµ i ® Æ t matlab 1.1.Cµ i ® Æ t ch ¬ ng tr×nh: Qui tr×nh cµ i ® Æ t Matlab còng t ¬ ng tù nh viÖ c cµ i ® Æ t c¸ c ch ¬ ng tr×nh phÇ n mÒ m kh¸ c, chØ cÇ n theo c¸ c h íng dÉ n vµ bæ xung thª m c¸ c th« ng sè cho phï hî p. 1.1.1 Khë i ® éng windows. 1.1.2 Do ch ¬ ng tr×nh ® î c cÊ u h×nh theo Autorun nª n khi g¾ n dÜ a CD vµ o æ ® Ü a th× ch ¬ ng tr×nh tù ho¹ t ® éng, cö a sæ
標簽： learningMatlab 172 199 173
上傳時間： 2013-12-20
上傳用戶：lanwei
GB-T 12560-1990 半導體器件 分立器件分規范 (可供認證用)
上傳時間： 2013-06-16
上傳用戶：eeworm
GB-T 2471-1995 電阻器和電容器優先數系
上傳時間： 2013-04-15
上傳用戶：eeworm
專輯類-國標類相關專輯-313冊-701M GB-T-12560-1990-半導體器件-分立器件分規范-可供認證用-.pdf
上傳時間： 2013-06-12
上傳用戶：h886166
摘要: 介紹了時鐘分相技術并討論了時鐘分相技術在高速數字電路設計中的作用。 關鍵詞: 時鐘分相技術; 應用 中圖分類號: TN 79 文獻標識碼:A 文章編號: 025820934 (2000) 0620437203 時鐘是高速數字電路設計的關鍵技術之一, 系統時鐘的性能好壞, 直接影響了整個電路的 性能。尤其現代電子系統對性能的越來越高的要求, 迫使我們集中更多的注意力在更高頻率、 更高精度的時鐘設計上面。但隨著系統時鐘頻率的升高。我們的系統設計將面臨一系列的問 題。 1) 時鐘的快速電平切換將給電路帶來的串擾(Crosstalk) 和其他的噪聲。 2) 高速的時鐘對電路板的設計提出了更高的要求: 我們應引入傳輸線(T ransm ission L ine) 模型, 并在信號的匹配上有更多的考慮。 3) 在系統時鐘高于100MHz 的情況下, 應使用高速芯片來達到所需的速度, 如ECL 芯 片, 但這種芯片一般功耗很大, 再加上匹配電阻增加的功耗, 使整個系統所需要的電流增大, 發 熱量增多, 對系統的穩定性和集成度有不利的影響。 4) 高頻時鐘相應的電磁輻射(EM I) 比較嚴重。 所以在高速數字系統設計中對高頻時鐘信號的處理應格外慎重, 盡量減少電路中高頻信 號的成分, 這里介紹一種很好的解決方法, 即利用時鐘分相技術, 以低頻的時鐘實現高頻的處 理。 1 時鐘分相技術 我們知道, 時鐘信號的一個周期按相位來分, 可以分為360°。所謂時鐘分相技術, 就是把 時鐘周期的多個相位都加以利用, 以達到更高的時間分辨。在通常的設計中, 我們只用到時鐘 的上升沿(0 相位) , 如果把時鐘的下降沿(180°相位) 也加以利用, 系統的時間分辨能力就可以 提高一倍(如圖1a 所示)。同理, 將時鐘分為4 個相位(0°、90°、180°和270°) , 系統的時間分辨就 可以提高為原來的4 倍(如圖1b 所示)。 以前也有人嘗試過用專門的延遲線或邏輯門延時來達到時鐘分相的目的。用這種方法產生的相位差不夠準確, 而且引起的時間偏移(Skew ) 和抖動 (J itters) 比較大, 無法實現高精度的時間分辨。 近年來半導體技術的發展, 使高質量的分相功能在一 片芯片內實現成為可能, 如AMCC 公司的S4405, CY2 PRESS 公司的CY9901 和CY9911, 都是性能優異的時鐘 芯片。這些芯片的出現, 大大促進了時鐘分相技術在實際電 路中的應用。我們在這方面作了一些嘗試性的工作: 要獲得 良好的時間性能, 必須確保分相時鐘的Skew 和J itters 都 比較小。因此在我們的設計中, 通常用一個低頻、高精度的 晶體作為時鐘源, 將這個低頻時鐘通過一個鎖相環(PLL ) , 獲得一個較高頻率的、比較純凈的時鐘, 對這個時鐘進行分相, 就可獲得高穩定、低抖動的分 相時鐘。 這部分電路在實際運用中獲得了很好的效果。下面以應用的實例加以說明。2 應用實例 2. 1 應用在接入網中 在通訊系統中, 由于要減少傳輸 上的硬件開銷, 一般以串行模式傳輸 圖3 時鐘分為4 個相位 數據, 與其同步的時鐘信號并不傳輸。 但本地接收到數據時, 為了準確地獲取 數據, 必須得到數據時鐘, 即要獲取與數 據同步的時鐘信號。在接入網中, 數據傳 輸的結構如圖2 所示。 數據以68MBös 的速率傳輸, 即每 個bit 占有14. 7ns 的寬度, 在每個數據 幀的開頭有一個用于同步檢測的頭部信息。我們要找到與它同步性好的時鐘信號, 一般時間 分辨應該達到1ö4 的時鐘周期。即14. 7ö 4≈ 3. 7ns, 這就是說, 系統時鐘頻率應在300MHz 以 上, 在這種頻率下, 我們必須使用ECL inp s 芯片(ECL inp s 是ECL 芯片系列中速度最快的, 其 典型門延遲為340p s) , 如前所述, 這樣對整個系統設計帶來很多的困擾。 我們在這里使用鎖相環和時鐘分相技術, 將一個16MHz 晶振作為時鐘源, 經過鎖相環 89429 升頻得到68MHz 的時鐘, 再經過分相芯片AMCCS4405 分成4 個相位, 如圖3 所示。 我們只要從4 個相位的68MHz 時鐘中選擇出與數據同步性最好的一個。選擇的依據是: 在每個數據幀的頭部(HEAD) 都有一個8bit 的KWD (KeyWord) (如圖1 所示) , 我們分別用 這4 個相位的時鐘去鎖存數據, 如果經某個時鐘鎖存后的數據在這個指定位置最先檢測出這 個KWD, 就認為下一相位的時鐘與數據的同步性最好(相關)。 根據這個判別原理, 我們設計了圖4 所示的時鐘分相選擇電路。 在板上通過鎖相環89429 和分相芯片S4405 獲得我們所要的68MHz 4 相時鐘: 用這4 個 時鐘分別將輸入數據進行移位, 將移位的數據與KWD 作比較, 若至少有7bit 符合, 則認為檢 出了KWD。將4 路相關器的結果經過優先判選控制邏輯, 即可輸出同步性最好的時鐘。這里, 我們運用AMCC 公司生產的 S4405 芯片, 對68MHz 的時鐘進行了4 分 相, 成功地實現了同步時鐘的獲取, 這部分 電路目前已實際地應用在某通訊系統的接 入網中。 2. 2 高速數據采集系統中的應用 高速、高精度的模擬- 數字變換 (ADC) 一直是高速數據采集系統的關鍵部 分。高速的ADC 價格昂貴, 而且系統設計 難度很高。以前就有人考慮使用多個低速 圖5 分相技術應用于采集系統 ADC 和時鐘分相, 用以替代高速的ADC, 但由 于時鐘分相電路產生的相位不準確, 時鐘的 J itters 和Skew 比較大(如前述) , 容易產生較 大的孔徑晃動(Aperture J itters) , 無法達到很 好的時間分辨。 現在使用時鐘分相芯片, 我們可以把分相 技術應用在高速數據采集系統中: 以4 分相后 圖6 分相技術提高系統的數據采集率 的80MHz 采樣時鐘分別作為ADC 的 轉換時鐘, 對模擬信號進行采樣, 如圖5 所示。 在每一采集通道中, 輸入信號經過 緩沖、調理, 送入ADC 進行模數轉換, 采集到的數據寫入存儲器(M EM )。各個 采集通道采集的是同一信號, 不過采樣 點依次相差90°相位。通過存儲器中的數 據重組, 可以使系統時鐘為80MHz 的采 集系統達到320MHz 數據采集率(如圖6 所示)。 3 總結 靈活地運用時鐘分相技術, 可以有效地用低頻時鐘實現相當于高頻時鐘的時間性能, 并 避免了高速數字電路設計中一些問題, 降低了系統設計的難度。
上傳時間： 2013-12-17
上傳用戶：xg262122
Win32多線程程序設計，很不錯得到
上傳時間： 2015-01-31
上傳用戶：15736969615
2004上半年系分上午試題與解答
上傳時間： 2015-02-13
上傳用戶：z1191176801
2004上半年系分下午試題與解答
上傳時間： 2013-12-27
上傳用戶：zhangjinzj
