共模電感在日常生活中最常見(jiàn)的就是計(jì)算機(jī)應(yīng)用中，計(jì)算機(jī)內(nèi)部的主板上混合了各種高頻電路、數(shù)字電路和模擬電路，它們工作時(shí)會(huì)產(chǎn)生大量高頻電磁波互相干擾，這就是EMI。EMI還會(huì)通過(guò)主板布線或外接線纜向外發(fā)射，造成電磁輻射污染，不但影響其他的電子設(shè)備正常工作，還對(duì)人體有害。
上傳時(shí)間： 2013-10-08
上傳用戶：Bunyan
將模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)后再進(jìn)行處理,是當(dāng)前信號(hào)處理普遍使用的方法,模數(shù)轉(zhuǎn)換器（ADC）就是將模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)的器件,所以計(jì)算其有效轉(zhuǎn)換位數(shù)對(duì)系統(tǒng)性能評(píng)估就顯得尤為重要。文中結(jié)合項(xiàng)目工程實(shí)踐,討論了ADC有效轉(zhuǎn)換位數(shù)的兩種測(cè)試方法:噪聲測(cè)試法和信噪比測(cè)試法,并對(duì)兩種方法進(jìn)行了仿真與分析。
標(biāo)簽： ADC 模數(shù)轉(zhuǎn)換器 計(jì)算
上傳時(shí)間： 2013-12-17
上傳用戶：1184599859
本文針對(duì)傳統(tǒng)儀用放大電路的特點(diǎn)，介紹了一種高共模抑制比儀用放大電路，引入共模負(fù)反饋，大大提高了通用儀表放大器的共模抑制能力。
上傳時(shí)間： 2013-11-10
上傳用戶：lingfei
模電
上傳時(shí)間： 2013-11-05
上傳用戶：rishian
本文以介質(zhì)諧振器為起始，研究了介質(zhì)諧振腔體濾波器的設(shè)計(jì)。文章首先介紹了介質(zhì)諧振器基本的工作原理，圍繞模式分離與Q值提高研究了實(shí)際介質(zhì)腔體濾波器中常用的工作在TE01模的介質(zhì)諧振器的基本特性，并在此基礎(chǔ)上提出了一種新的介質(zhì)諧振器結(jié)構(gòu)，進(jìn)一步提高介質(zhì)諧振器模式分離度的同時(shí)，也提高了主模的品質(zhì)因數(shù)。
上傳時(shí)間： 2013-11-07
上傳用戶：xhz1993
十六位模數(shù)轉(zhuǎn)換器AD7705+及其應(yīng)用
標(biāo)簽： 7705 AD 十六位 模數(shù)轉(zhuǎn)換器
上傳時(shí)間： 2013-10-12
上傳用戶：refent
FPC模組軟板設(shè)計(jì)規(guī)范
標(biāo)簽： FPC 模組 軟板 設(shè)計(jì)規(guī)范
上傳時(shí)間： 2013-11-01
上傳用戶：pol123
一 、數(shù)模混合設(shè)計(jì)的難點(diǎn) 二、提高數(shù)模混合電路性能的關(guān)鍵 三、仿真工具在數(shù)模混合設(shè)計(jì)中的應(yīng)用 四、小結(jié) 五、混合信號(hào)PCB設(shè)計(jì)基礎(chǔ)問(wèn)答
標(biāo)簽： 仿真 高數(shù)模混合
上傳時(shí)間： 2013-11-22
上傳用戶：一天睡三次
GC0309模組設(shè)計(jì)指南
標(biāo)簽： 0309 GC 模組 設(shè)計(jì)指南
上傳時(shí)間： 2013-11-23
上傳用戶：萍水相逢
PCB LAYOUT 術(shù)語(yǔ)解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：?jiǎn)巍㈦p層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用ICT 測(cè)試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測(cè)試用之TEST PAD(測(cè)試點(diǎn))，其原則如下：1. 一般測(cè)試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測(cè)試點(diǎn)最小可至30mil.測(cè)試點(diǎn)與元件PAD 的距離最小為40mil。2. 測(cè)試點(diǎn)與測(cè)試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測(cè)試點(diǎn)必須均勻分佈於PCB 上，避免測(cè)試時(shí)造成板面受力不均。4. 多層板必須透過(guò)貫穿孔(VIA)將測(cè)試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測(cè)試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測(cè)率7. 測(cè)試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-10-22
上傳用戶：pei5
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
