具有無線網(wǎng)路功能下載至嵌入式開發(fā)平臺(tái)上用的.o黨 driver
上傳時(shí)間: 2014-01-23
上傳用戶:dongqiangqiang
無線通訊系統(tǒng)仿真原理與應(yīng)用 詳細(xì)介紹通訊的仿真方法,並附上這本書的Matlab source code
上傳時(shí)間: 2017-05-12
上傳用戶:498732662
無線網(wǎng)卡rt73源碼,完整編譯即可使用,希望對(duì)大家有幫助。
上傳時(shí)間: 2014-01-04
上傳用戶:skhlm
於嵌入式系統(tǒng)中實(shí)作無線網(wǎng)路之 於嵌入式系統(tǒng)中實(shí)作無線網(wǎng)路之 於嵌入式系統(tǒng)中實(shí)作無線網(wǎng)路之 於嵌入式系統(tǒng)中實(shí)作無線網(wǎng)路之
標(biāo)簽: programming
上傳時(shí)間: 2015-03-04
上傳用戶:1547591994
實(shí)用電子技術(shù)專輯 385冊(cè) 3.609G無線供電、充電模塊.pdf
標(biāo)簽:
上傳時(shí)間: 2014-05-05
上傳用戶:時(shí)代將軍
使用borland C++寫成的簡(jiǎn)單小程式,功能有透過rs232port發(fā)射訊號(hào)給其它的無線sensor,是一個(gè)簡(jiǎn)單的點(diǎn)餐程式。
上傳時(shí)間: 2014-06-19
上傳用戶:頂?shù)弥?/p>
PCB LAYOUT 術(shù)語(yǔ)解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD,不管是否鑽孔、電鍍。5. BOTTOM PAD:在銲錫面上所設(shè)計(jì)之零件腳PAD,不管是否鑽孔、電鍍。6. POSITIVE LAYER:?jiǎn)巍㈦p層板之各層線路;多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER:通常指多層板之電源層。8. INNER PAD:多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD:多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍,不與零件腳相接。10. THERMAL PAD:多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD,一般稱為散熱孔或?qū)住?1. PAD (銲墊):除了SMD PAD 外,其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用ICT 測(cè)試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測(cè)試用之TEST PAD(測(cè)試點(diǎn)),其原則如下:1. 一般測(cè)試點(diǎn)大小均為30-35mil,元件分布較密時(shí),測(cè)試點(diǎn)最小可至30mil.測(cè)試點(diǎn)與元件PAD 的距離最小為40mil。2. 測(cè)試點(diǎn)與測(cè)試點(diǎn)間的間距最小為50-75mil,一般使用75mil。密度高時(shí)可使用50mil,3. 測(cè)試點(diǎn)必須均勻分佈於PCB 上,避免測(cè)試時(shí)造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測(cè)試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測(cè)試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測(cè)率7. 測(cè)試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽: layout design pcb 硬件工程師
上傳時(shí)間: 2013-10-22
上傳用戶:pei5
無線感測(cè)器已變得越來越普及,短期內(nèi)其開發(fā)和部署數(shù)量將急遽增加。而無線通訊技術(shù)的突飛猛進(jìn),也使得智慧型網(wǎng)路中的無線感測(cè)器能夠緊密互連。此外,系統(tǒng)單晶片(SoC)的密度不斷提高,讓各式各樣的多功能、小尺寸無線感測(cè)器系統(tǒng)相繼問市。儘管如此,工程師仍面臨一個(gè)重大的挑戰(zhàn):即電源消耗。
上傳時(shí)間: 2013-10-30
上傳用戶:wojiaohs
PCB LAYOUT 術(shù)語(yǔ)解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD,不管是否鑽孔、電鍍。5. BOTTOM PAD:在銲錫面上所設(shè)計(jì)之零件腳PAD,不管是否鑽孔、電鍍。6. POSITIVE LAYER:?jiǎn)巍㈦p層板之各層線路;多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER:通常指多層板之電源層。8. INNER PAD:多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD:多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍,不與零件腳相接。10. THERMAL PAD:多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD,一般稱為散熱孔或?qū)住?1. PAD (銲墊):除了SMD PAD 外,其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用ICT 測(cè)試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測(cè)試用之TEST PAD(測(cè)試點(diǎn)),其原則如下:1. 一般測(cè)試點(diǎn)大小均為30-35mil,元件分布較密時(shí),測(cè)試點(diǎn)最小可至30mil.測(cè)試點(diǎn)與元件PAD 的距離最小為40mil。2. 測(cè)試點(diǎn)與測(cè)試點(diǎn)間的間距最小為50-75mil,一般使用75mil。密度高時(shí)可使用50mil,3. 測(cè)試點(diǎn)必須均勻分佈於PCB 上,避免測(cè)試時(shí)造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測(cè)試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測(cè)試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測(cè)率7. 測(cè)試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽: layout design pcb 硬件工程師
上傳時(shí)間: 2013-11-17
上傳用戶:cjf0304
臺(tái)灣地區(qū)民眾使用網(wǎng)路之情形,與使用寬頻上網(wǎng) 、無線上網(wǎng) 、行動(dòng)上網(wǎng) 之使用狀況與行為、臺(tái)灣地區(qū)偏遠(yuǎn)及非偏遠(yuǎn)地區(qū)其網(wǎng)路使用行為之差異;另外,也針對(duì)臺(tái)灣地區(qū)家庭,了解其使用網(wǎng)路與寬頻之狀況與行為
標(biāo)簽:
上傳時(shí)間: 2016-08-17
上傳用戶:songnanhua
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1