超聲診斷技術(shù)具有安全、無(wú)痛苦、無(wú)損害、方法簡(jiǎn)便、適應(yīng)面廣、直觀、顯像清晰、可重復(fù)檢查、對(duì)軟組織鑒別能力強(qiáng)、診斷準(zhǔn)確性高、靈活以及價(jià)廉等優(yōu)點(diǎn)，已經(jīng)成為當(dāng)代醫(yī)學(xué)圖像診斷中的首選技術(shù)。眼科超聲診斷儀是超聲診斷中的一種專科設(shè)備，它可以用來(lái)診斷視網(wǎng)膜脫落、眼內(nèi)和眼眶腫瘤、玻璃體混濁、出血、眼底病變及眼內(nèi)異物等疾病。近年來(lái)，隨著數(shù)字信號(hào)處理、硬件軟件設(shè)計(jì)能力以及材料學(xué)等方面的快速發(fā)展，眼科超聲診斷儀在多方面都有了長(zhǎng)足的進(jìn)步。這其中數(shù)字化眼科超聲診斷儀是發(fā)展的重點(diǎn)。 本文從超聲診斷儀原理及設(shè)計(jì)入手，著重描述了該系統(tǒng)的軟硬件結(jié)構(gòu)，同時(shí)對(duì)超聲信號(hào)進(jìn)行數(shù)字化處理的各個(gè)子模塊進(jìn)行了介紹，并結(jié)合各種數(shù)字信號(hào)處理方法的特點(diǎn)，對(duì)現(xiàn)成可編程門(mén)陣列的結(jié)構(gòu)特點(diǎn)、編程原理及設(shè)計(jì)流程作了簡(jiǎn)單介紹。在此基礎(chǔ)上，著重討論了FIR濾波器的設(shè)計(jì)并得以在FPGA實(shí)現(xiàn)，應(yīng)用于信號(hào)處理各子模塊中。最后通過(guò)構(gòu)建實(shí)驗(yàn)?zāi)Ｐ万?yàn)證了系統(tǒng)各階段信號(hào)處理的有效性。對(duì)正常人體眼球田眼眶進(jìn)行檢測(cè)，獲得了很好的回波信號(hào)。本設(shè)計(jì)對(duì)眼科高頻超聲回波信號(hào)具有良好的實(shí)時(shí)處理能力，達(dá)到了設(shè)計(jì)要求，具有良好的應(yīng)用前景。
上傳時(shí)間： 2013-06-05
上傳用戶：1583060504
《計(jì)算機(jī)組成原理》是計(jì)算機(jī)系的一門(mén)核心課程。但是它涉及的知識(shí)面非常廣，內(nèi)容包括中央處理器、指令系統(tǒng)、存儲(chǔ)系統(tǒng)、總線和輸入輸出系統(tǒng)等方面，學(xué)生在學(xué)習(xí)該課程時(shí)，普遍覺(jué)得內(nèi)容抽象難于理解。但借助于該計(jì)算機(jī)組成原理實(shí)驗(yàn)系統(tǒng)，學(xué)生通過(guò)實(shí)驗(yàn)環(huán)節(jié)，可以進(jìn)一步融會(huì)貫通學(xué)習(xí)內(nèi)容，掌握計(jì)算機(jī)各模塊的工作原理，相互關(guān)系的來(lái)龍去脈。 為了增強(qiáng)實(shí)驗(yàn)系統(tǒng)的功能，提高系統(tǒng)的靈活性，降低實(shí)驗(yàn)成本，我們采用FPGA芯片技術(shù)來(lái)徹底更新現(xiàn)有的計(jì)算器組成原理實(shí)驗(yàn)平臺(tái)。該技術(shù)可根據(jù)用戶要求為芯片加載由VHDL語(yǔ)言所編寫(xiě)出的不同的硬件邏輯，F(xiàn)PGA芯片具有重復(fù)編程能力，使得系統(tǒng)內(nèi)硬件的功能可以像軟件一樣被編程，這種稱為“軟”硬件的全新系統(tǒng)設(shè)計(jì)概念，使實(shí)驗(yàn)系統(tǒng)具有極強(qiáng)的靈活性和適應(yīng)性。它不僅使該系統(tǒng)性能的改進(jìn)和擴(kuò)充變得十分簡(jiǎn)易和方便，而且使學(xué)生自己設(shè)計(jì)不同的實(shí)驗(yàn)變?yōu)榭赡堋Ｓ?jì)算機(jī)組成原理實(shí)驗(yàn)的最終目的是讓學(xué)生能夠設(shè)計(jì)CPU，但首先，學(xué)生必須知道CPU的各個(gè)功能部件是如何工作，以及相互之間是如何配合構(gòu)成CPU的。因此，我們必須先設(shè)計(jì)出一個(gè)教學(xué)用的以FPGA芯片為核心的硬件平臺(tái)，然后在此基礎(chǔ)上開(kāi)發(fā)出VHDL部件庫(kù)及主要邏輯功能，并設(shè)計(jì)出一套實(shí)驗(yàn)。 本文重點(diǎn)研究了基于FPGA芯片的VHDL硬件系統(tǒng)，由于VHDL的高標(biāo)準(zhǔn)化和硬件描述能力，現(xiàn)代CPU的主要功能如計(jì)算，存儲(chǔ)，I/O操作等均可由VHDL來(lái)實(shí)現(xiàn)。同時(shí)設(shè)計(jì)實(shí)驗(yàn)內(nèi)容，包括時(shí)序電路的組成及控制原理實(shí)驗(yàn)、八位運(yùn)算器的組成及復(fù)合運(yùn)算實(shí)驗(yàn)、存儲(chǔ)器實(shí)驗(yàn)、數(shù)據(jù)通路實(shí)驗(yàn)、浮點(diǎn)運(yùn)算器實(shí)驗(yàn)、多流水線處理器實(shí)驗(yàn)等，這些實(shí)驗(yàn)形成一個(gè)相互關(guān)聯(lián)的系統(tǒng)。每個(gè)實(shí)驗(yàn)先由教師講解原理及原理圖，學(xué)生根據(jù)教師提供的原理圖，自己用MAX+PLUSII完成電路輸入，學(xué)生實(shí)驗(yàn)實(shí)際上是編寫(xiě)VHDL，不需要寫(xiě)得很復(fù)雜，只要能調(diào)用接口，然后將程序燒入平臺(tái)，這樣既不會(huì)讓學(xué)生花太多的時(shí)間在畫(huà)電路圖上，又能讓學(xué)生更好的理解每個(gè)部件的工作原理和工作過(guò)程。 論文首先研究分析了FPGA硬件實(shí)驗(yàn)平臺(tái)，即實(shí)驗(yàn)系統(tǒng)的硬件組成。系統(tǒng)采用FPGA-XC4010EPC84，62256CPLD以及其他外圍芯片(例如74LS244，74LS275)組成。根據(jù)不同的實(shí)驗(yàn)要求，規(guī)劃不同實(shí)驗(yàn)控制邏輯。用戶可選擇不同的實(shí)驗(yàn)邏輯，通過(guò)把實(shí)驗(yàn)邏輯下載到FPGA芯片中構(gòu)成自己的實(shí)驗(yàn)平臺(tái)。 其次，論文詳細(xì)的闡述了VHDL模塊化設(shè)計(jì)，如何運(yùn)用VHDL技術(shù)來(lái)依次實(shí)現(xiàn)CPU的各個(gè)功能部件。VHDL語(yǔ)言作為一種國(guó)際標(biāo)準(zhǔn)化的硬件描述語(yǔ)言，自1987年獲得IEEE批準(zhǔn)以來(lái)，經(jīng)過(guò)了1993年和2001年兩次修改，至今已被眾多的國(guó)際知名電子設(shè)計(jì)自動(dòng)化(EDA)工具研發(fā)商所采用，并隨同EDA設(shè)計(jì)工具一起廣泛地進(jìn)入了數(shù)字系統(tǒng)設(shè)計(jì)與研發(fā)領(lǐng)域，目前已成為電子業(yè)界普遍接受的一種硬件設(shè)計(jì)技術(shù)。再次，論文針對(duì)實(shí)驗(yàn)平臺(tái)中遇到的較為棘手的多流水線等問(wèn)題，也進(jìn)行了深入的闡述和剖析。學(xué)生需要什么樣的實(shí)驗(yàn)條件，實(shí)驗(yàn)內(nèi)容及步驟才能了解當(dāng)今CPU所采用的核心技術(shù)，才能掌握CPU的設(shè)計(jì)，運(yùn)行原理。另外，本論文的背景是需要學(xué)生熟悉基本的VHDL知識(shí)或技能，因?yàn)閷?shí)驗(yàn)是在編寫(xiě)VHDL代碼的前提下完成的。 本文在基于實(shí)驗(yàn)室的環(huán)境下，基本上較為完整的實(shí)現(xiàn)了一個(gè)基于FPGA的實(shí)驗(yàn)平臺(tái)方案。在此基礎(chǔ)上，進(jìn)行了部分功能的測(cè)試和部分性能方面的分析。本論文的研究，為FPGA在實(shí)際系統(tǒng)中的應(yīng)用提供研究思路和參考方案。論文的研究結(jié)果將對(duì)FPGA與VHDL標(biāo)準(zhǔn)的進(jìn)一步發(fā)展具有重要的理論和現(xiàn)實(shí)意義。
標(biāo)簽： 計(jì)算機(jī)組成 實(shí)驗(yàn)
上傳時(shí)間： 2013-04-24
上傳用戶：小強(qiáng)mmmm
光斑質(zhì)心檢測(cè)系統(tǒng)是APT精跟蹤伺服系統(tǒng)的關(guān)鍵技術(shù)之一，目前的光斑檢測(cè)系統(tǒng)大多是基于PC機(jī)的，存在著高速實(shí)時(shí)性、穩(wěn)定性問(wèn)題。在總結(jié)各種檢測(cè)算法的基礎(chǔ)上，本文提出了基于FPGA的圖像處理算法，實(shí)現(xiàn)了激光光斑中心的高速實(shí)時(shí)檢測(cè)。 文中主要采用3×3窗口模塊和自適應(yīng)閾值模塊，先對(duì)CCD輸入數(shù)據(jù)進(jìn)行處理，判斷光斑的范圍，然后再運(yùn)用光斑的質(zhì)心算法對(duì)光斑所占的像元進(jìn)行運(yùn)算，得出光斑位置的脫靶量，最后用VGA格式將圖像顯示在LCD上。本文達(dá)到了的3000幀/s的脫靶量幀速，精度為2urad的技術(shù)指標(biāo)，實(shí)現(xiàn)了高速率、高精度的精跟蹤要求。
標(biāo)簽： 實(shí)時(shí)圖像采集 處理系統(tǒng)
上傳時(shí)間： 2013-04-24
上傳用戶：林魚(yú)2016
本文在深入分析紅外焦平面陣列熱成像系統(tǒng)工作原理的基礎(chǔ)上，根據(jù)紅外圖像處理系統(tǒng)的實(shí)際應(yīng)用，研究了相應(yīng)的圖像處理算法，為使其實(shí)時(shí)實(shí)現(xiàn)，本文對(duì)算法基于FPGA的高效硬件實(shí)現(xiàn)進(jìn)行了深入研究。首先對(duì)IRFRA器件的工作原理和讀出電路結(jié)構(gòu)進(jìn)行了分析，敘述了相應(yīng)的驅(qū)動(dòng)電路設(shè)計(jì)原理和相關(guān)模擬電路的處理技術(shù)。然后，以本文設(shè)計(jì)的基于FPGA高速紅外圖像處理硬件系統(tǒng)為運(yùn)行平臺(tái)，針對(duì)紅外溫差成像圖像高背景、低對(duì)比度的特點(diǎn)和系統(tǒng)中主要存在的非均勻性圖案噪聲，研究了非均勻性校正和直方圖投影增強(qiáng)算法的實(shí)時(shí)實(shí)現(xiàn)技術(shù)。還將基于FPGA的紅外圖像處理的實(shí)現(xiàn)技術(shù)，拓展到一些空域、頻域及基于直方圖的圖像處理基本算法。其中以紅外增強(qiáng)算法作為重點(diǎn)，引入了一種易于FPGA實(shí)現(xiàn)、基于雙閾值調(diào)節(jié)、可有效改善系統(tǒng)成像質(zhì)量的增強(qiáng)算法。并在FPGA硬件平臺(tái)上成功地實(shí)現(xiàn)了該算法。最后，本系統(tǒng)還將處理后的圖像數(shù)據(jù)轉(zhuǎn)化成了全電視信號(hào)，實(shí)時(shí)地顯示在監(jiān)視器上。實(shí)驗(yàn)結(jié)果表明，本文設(shè)計(jì)的系統(tǒng)，能夠很好地完成大容量數(shù)據(jù)流的實(shí)時(shí)處理，有效地改善了圖像質(zhì)量，顯著提高了圖像顯示效果。
上傳時(shí)間： 2013-07-02
上傳用戶：AbuGe
隨著紅外焦平面陣列的不斷發(fā)展，紅外技術(shù)的應(yīng)用范圍將越來(lái)越廣泛。焦平面面陣探測(cè)器的一個(gè)最大的缺點(diǎn)是固有的非均勻性。本文首先介紹了紅外熱成像技術(shù)的發(fā)展，討論了紅外焦平面陣列的基本原理和工作方式，分析了紅外非均勻性產(chǎn)生的原因。其次研究了幾種主要的非均勻校正方法以及焦平面陣列元的盲元檢測(cè)和補(bǔ)償?shù)姆椒ǎ瑢?duì)紅外圖像處理技術(shù)做了研究。 本文研究的探測(cè)器是法國(guó)ULIS公司的320×240非制冷微測(cè)輻射熱計(jì)焦平面陣列探測(cè)器。主要研究對(duì)其輸出信號(hào)進(jìn)行非均勻性校正和圖像增強(qiáng)。最后針對(duì)這一課題編寫(xiě)了基于FPGA的兩點(diǎn)校正、兩點(diǎn)加一點(diǎn)校正、全局非均勻校正算法和紅外圖像直方圖均衡化增強(qiáng)程序，并對(duì)三種校正方法做了比較。
上傳時(shí)間： 2013-08-03
上傳用戶：qq442012091
隨著微電子技術(shù)和計(jì)算機(jī)技術(shù)的迅猛發(fā)展，尤其是現(xiàn)場(chǎng)可編程器件的出現(xiàn)，為滿足實(shí)時(shí)處理系統(tǒng)的要求，誕生了一種新穎靈活的技術(shù)——可重構(gòu)技術(shù)。它采用實(shí)時(shí)電路重構(gòu)技術(shù)，在運(yùn)行時(shí)根據(jù)需要，動(dòng)態(tài)改變系統(tǒng)的電路結(jié)構(gòu)，從而使系統(tǒng)既有硬件優(yōu)化所能達(dá)到的高速度和高效率，又能像軟件那樣靈活可變，易于升級(jí)，從而形成可重構(gòu)系統(tǒng)。可重構(gòu)系統(tǒng)的關(guān)鍵在于電路結(jié)構(gòu)可以動(dòng)態(tài)改變，這就需要有合適的可編程邏輯器件作為系統(tǒng)的核心部件來(lái)實(shí)現(xiàn)這一功能。 論文利用可重構(gòu)技術(shù)和“FD-ARM7TDMLCSOC”實(shí)驗(yàn)板的可編程資源實(shí)現(xiàn)了一個(gè)8位微程序控制的“實(shí)驗(yàn)CPU”，將“實(shí)驗(yàn)CPU”與實(shí)驗(yàn)板上的ARMCPU構(gòu)成雙內(nèi)核CPU系統(tǒng)，并對(duì)雙內(nèi)核CPU系統(tǒng)的工作方式和體系結(jié)構(gòu)進(jìn)行了初步研究。 首先，文章研究了8位微程序控制CPU的開(kāi)發(fā)實(shí)現(xiàn)。通過(guò)設(shè)計(jì)實(shí)驗(yàn)CPU的系統(tǒng)邏輯圖，來(lái)確定該CPU的指令系統(tǒng)，并給出指令的執(zhí)行流程以及指令編碼。“實(shí)驗(yàn)CPU”采用的是微程序控制器的方式來(lái)進(jìn)行控制，因此進(jìn)行了微程序控制器的設(shè)計(jì)，即微指令編碼的設(shè)計(jì)和微程序編碼的設(shè)計(jì)。為利用可編程資源實(shí)現(xiàn)該“實(shí)驗(yàn)CPU”，需對(duì)“實(shí)驗(yàn)CPU”進(jìn)行VHDL描述。 其次，文章進(jìn)行了“實(shí)驗(yàn)CPU”綜合下載與開(kāi)發(fā)。文章中使用“Synplicity733”作為綜合工具和“Fastchip3.0”作為開(kāi)發(fā)工具。將“實(shí)驗(yàn)CPU”的VHDL描述進(jìn)行綜合以及下載，與實(shí)驗(yàn)箱上的ARMCPU構(gòu)成雙內(nèi)核CPU，實(shí)現(xiàn)了基于可重構(gòu)技術(shù)的雙內(nèi)核CPU的系統(tǒng)。根據(jù)實(shí)驗(yàn)板的具體環(huán)境，文章對(duì)雙內(nèi)核CPU系統(tǒng)存在的關(guān)鍵問(wèn)題，如“實(shí)驗(yàn)CPU”的內(nèi)存讀寫(xiě)問(wèn)題、微程序控制器的實(shí)現(xiàn)，以及“實(shí)驗(yàn)CPU'’框架等進(jìn)行了改進(jìn)，并通過(guò)在開(kāi)發(fā)工具中添加控制模塊和驅(qū)動(dòng)程序來(lái)實(shí)現(xiàn)系統(tǒng)工作方式的控制。 最后，文章對(duì)雙核CPU系統(tǒng)進(jìn)行了功能分析。經(jīng)分析，該系統(tǒng)中兩個(gè)CPU內(nèi)核均可正常運(yùn)行指令、執(zhí)行任務(wù)。利用實(shí)驗(yàn)板上的ARMCPU監(jiān)視用“實(shí)驗(yàn)CPU”的工作情況，如模擬“實(shí)驗(yàn)CPU”的內(nèi)存，實(shí)現(xiàn)機(jī)器碼運(yùn)行，通過(guò)串行口發(fā)送的指令來(lái)完成單步運(yùn)行、連續(xù)運(yùn)行、停止、“實(shí)驗(yàn)CPU"指令文件傳送、“實(shí)驗(yàn)CPU"內(nèi)存修改、內(nèi)存察看等工作，所有結(jié)果可顯示在超級(jí)終端上。該系統(tǒng)通過(guò)利用ARMCPU來(lái)監(jiān)控可重構(gòu)CPU，研究雙核CPU之間的通信，嘗試新的體系結(jié)構(gòu)。
上傳時(shí)間： 2013-04-24
上傳用戶：royzhangsz
圖像增強(qiáng)技術(shù)是數(shù)字圖像處理領(lǐng)域中的一項(xiàng)重要內(nèi)容，隨著數(shù)字圖像處理應(yīng)用領(lǐng)域的不斷擴(kuò)大，快速、實(shí)時(shí)圖像處理技術(shù)成為研究的熱點(diǎn)。超大規(guī)模集成電路技術(shù)的飛速發(fā)展為數(shù)字圖像實(shí)時(shí)處理技術(shù)提供了硬件基礎(chǔ)，尤其是FPGA(Field Programmable Gate Array，現(xiàn)場(chǎng)可編程門(mén)陣列)憑借其高速并行、可重配置的架構(gòu)和基于查找表的獨(dú)特結(jié)構(gòu)等優(yōu)點(diǎn)使得在數(shù)字信號(hào)處理領(lǐng)域的應(yīng)用持續(xù)上升。國(guó)內(nèi)外，越來(lái)越多的實(shí)時(shí)圖像處理應(yīng)用逐漸轉(zhuǎn)向FPGA平臺(tái)。 本文基于FPGA的圖像增強(qiáng)技術(shù)研究主要是針對(duì)空間域方法，這種方法是指在空間域內(nèi)直接對(duì)像素灰度值進(jìn)行運(yùn)算處理，算法簡(jiǎn)單并且存在并行性，非常適合于用硬件實(shí)現(xiàn)。FPGA可以靈活地實(shí)現(xiàn)并行、實(shí)時(shí)處理圖像數(shù)據(jù)，正是利用這一特點(diǎn)，本文提出了一種基于FPGA的圖像增強(qiáng)處理系統(tǒng)設(shè)計(jì)。該系統(tǒng)采用SOPC技術(shù)，完成圖像增強(qiáng)處理。文中給出了系統(tǒng)設(shè)計(jì)思路，并分析了該系統(tǒng)的結(jié)構(gòu)及功能實(shí)現(xiàn)，說(shuō)明了系統(tǒng)實(shí)現(xiàn)過(guò)程。其硬件平臺(tái)的核心部分是Altera公司Stratix系列的．FPGA EPlS40芯片，采用自頂向下的設(shè)計(jì)方法構(gòu)造圖像增強(qiáng)處理功能模塊，利用硬件描述語(yǔ)言vHDL對(duì)圖像增強(qiáng)模塊進(jìn)行電路描述，并進(jìn)行設(shè)計(jì)優(yōu)化、仿真，在生成系統(tǒng)配置文件后加載到FPGA上進(jìn)行板級(jí)調(diào)試。完成了基于FPGA的圖像增強(qiáng)算法模塊的設(shè)計(jì)，重點(diǎn)設(shè)計(jì)實(shí)現(xiàn)了點(diǎn)運(yùn)算增強(qiáng)處理模塊、中值濾波器模塊，并對(duì)中值濾波器進(jìn)行了改進(jìn)設(shè)計(jì)實(shí)現(xiàn)，采用FPGA完成了對(duì)圖像增強(qiáng)算法的硬件加速。
標(biāo)簽： FPGA 圖像增強(qiáng) 技術(shù)研究
上傳時(shí)間： 2013-06-16
上傳用戶：songrui
文中簡(jiǎn)單闡述了紅外輻射機(jī)理，論述了紅外焦平面陣列技術(shù)的發(fā)展?fàn)顩r。紅外成像系統(tǒng)，尤其是紅外焦平面陣列，由于探測(cè)器材料和制造工藝的原因，各像素點(diǎn)之間的靈敏度存在差別，甚至存在一些缺陷點(diǎn)，各個(gè)探測(cè)單元特征參數(shù)不完全一致，因而存在著較大的非均勻性，降低了圖像的分辨率，影響了紅外成像系統(tǒng)的有效作用距離。實(shí)時(shí)非均勻性校正是提高和改善紅外圖像質(zhì)量的一項(xiàng)重要技術(shù)。 論文建立了描述其非均勻性的數(shù)學(xué)模型，分析了紅外焦平面陣列非均勻性產(chǎn)生的原因及特點(diǎn)，討論了幾種常用的非均勻性校正的方法，指出了其各自的優(yōu)缺點(diǎn)和適應(yīng)場(chǎng)合。 根據(jù)紅外探測(cè)器光譜響應(yīng)的特點(diǎn)和基于參考源的兩點(diǎn)溫度非均勻性校正理論，采用FPGA+DSP實(shí)現(xiàn)紅外成像系統(tǒng)實(shí)時(shí)非均勻性兩點(diǎn)校正，設(shè)計(jì)完成了相應(yīng)的紅外焦平面陣列非均勻性校正硬件電路。對(duì)該系統(tǒng)中各個(gè)模塊的功能及電路實(shí)現(xiàn)進(jìn)行了詳細(xì)的描述，并給出了相應(yīng)的結(jié)構(gòu)框圖。同時(shí)給出了該圖像處理器的部分軟件流程圖。該方法動(dòng)態(tài)范圍大而且處理速度快，適用于紅外成像系統(tǒng)實(shí)時(shí)的圖像處理場(chǎng)合。實(shí)踐表明，該方案取得了較為滿意的結(jié)果。
上傳時(shí)間： 2013-04-24
上傳用戶：shinnsiaolin
隨著多媒體編碼技術(shù)的發(fā)展，視頻壓縮標(biāo)準(zhǔn)在很多領(lǐng)域都得到了成功應(yīng)用，如視頻會(huì)議(H.263)、DVD(MPEG-2)、機(jī)頂盒(MPEG-2)等等，而網(wǎng)絡(luò)帶寬的不斷提升和高效視頻壓縮技術(shù)的發(fā)展使人們逐漸把關(guān)注的焦點(diǎn)轉(zhuǎn)移到了寬帶網(wǎng)絡(luò)數(shù)字電視(IPTV)、流媒體等基于傳輸?shù)臉I(yè)務(wù)上來(lái)。帶寬的增加為流式媒體的發(fā)展鋪平了道路，而高效的視頻壓縮標(biāo)準(zhǔn)的出臺(tái)則是流媒體技術(shù)發(fā)展的關(guān)鍵。H.264/AVC是由國(guó)際電信聯(lián)合會(huì)和國(guó)際標(biāo)準(zhǔn)化組織共同發(fā)展的下一代視頻壓縮標(biāo)準(zhǔn)之一。新標(biāo)準(zhǔn)中采用了新的視頻壓縮技術(shù)，如多模式幀間預(yù)測(cè)、1/4像素精度預(yù)測(cè)、整數(shù)DCT變換、變塊尺寸運(yùn)動(dòng)補(bǔ)償、基于上下文的二元算術(shù)編碼(CABAC)、基于上下文的變長(zhǎng)編碼(CAVLC)等等，這些技術(shù)的采用大大提高了視頻壓縮的效率，更有利于寬帶網(wǎng)絡(luò)數(shù)字電視(IPTV)、流媒體等基于傳輸?shù)臉I(yè)務(wù)的實(shí)現(xiàn)。 本文主要根據(jù)視頻會(huì)議應(yīng)用的需要對(duì)JM8.6代碼進(jìn)行優(yōu)化，目標(biāo)是實(shí)現(xiàn)基于Baseline的低復(fù)雜度的CIF編碼器，并對(duì)部分功能模塊進(jìn)行電路設(shè)計(jì)。在設(shè)計(jì)方法上采用自頂向下的設(shè)計(jì)方法，首先對(duì)H.264編碼器的C代碼和算法進(jìn)行優(yōu)化，并對(duì)優(yōu)化后的結(jié)果進(jìn)行測(cè)試比較，結(jié)果顯示在圖像質(zhì)量沒(méi)有明顯降低的情況下，H.264編碼器編碼CIF格式視頻每秒達(dá)到15幀以上，滿足了視頻會(huì)議應(yīng)用的實(shí)時(shí)性要求。然后，以C模型為參考對(duì)H.264編碼器的部分功能模塊電路進(jìn)行設(shè)計(jì)。采用Verilog HDL實(shí)現(xiàn)了這些模塊，并在Quartus Ⅱ中進(jìn)行了綜合、仿真、驗(yàn)證。主要完成了Zig-zag掃描和CAVLC模塊的設(shè)計(jì)，詳細(xì)說(shuō)明模塊的工作原理和過(guò)程，然后進(jìn)行多組的仿真測(cè)試，結(jié)果與C模型相應(yīng)部分的結(jié)果一致，證明了設(shè)計(jì)的正確性。
上傳時(shí)間： 2013-06-11
上傳用戶：kjgkadjg
基于微處理器的數(shù)字PID控制器改變了傳統(tǒng)模擬PID控制器參數(shù)整定不靈活的問(wèn)題。但是常規(guī)微處理器容易在環(huán)境惡劣的情況下出現(xiàn)程序跑飛的問(wèn)題，如果實(shí)現(xiàn)PID軟算法的微處理器因?yàn)閺?qiáng)干擾或其他原因而出現(xiàn)故障，會(huì)引起輸出值的大幅度變化或停止響應(yīng)。而FPGA的應(yīng)用可以從本質(zhì)上解決這個(gè)問(wèn)題。因此，利用FPGA開(kāi)發(fā)技術(shù)，實(shí)現(xiàn)智能控制器算法的芯片化，使之能夠廣泛的用于各種場(chǎng)合，具有很大的應(yīng)用意義。 首先分析FPGA的內(nèi)部結(jié)構(gòu)特點(diǎn)，總結(jié)FPGA設(shè)計(jì)技術(shù)及開(kāi)發(fā)流程，指出實(shí)現(xiàn)結(jié)構(gòu)優(yōu)化設(shè)計(jì)，降低設(shè)計(jì)難度，是擴(kuò)展設(shè)計(jì)功能、提高芯片性能和產(chǎn)品性價(jià)比的關(guān)鍵。控制系統(tǒng)由四個(gè)模塊組成，主要包括核心控制器模塊、輸入輸出模塊以及人機(jī)接口。其中控制器部分為系統(tǒng)的關(guān)鍵部件。在分析FPGA設(shè)計(jì)結(jié)構(gòu)類型和特點(diǎn)的基礎(chǔ)上，提出一種基于FPGA改進(jìn)型并行結(jié)構(gòu)的PID溫度控制器設(shè)計(jì)方法。在PID算法與FPGA的運(yùn)算器邏輯映像過(guò)程中，采用將補(bǔ)碼的加法器代替減法器設(shè)計(jì)，增加整數(shù)運(yùn)算結(jié)果的位擴(kuò)展處理，進(jìn)行不同數(shù)據(jù)類型的整數(shù)歸一化等不同角度的處理方法融合為一體，可以有效地減少邏輯運(yùn)算部件。應(yīng)用Ouartus Ⅱ圖形輸入與Verilog HDL語(yǔ)言相結(jié)合設(shè)計(jì)實(shí)現(xiàn)了PID控制器，用Modelsim仿真驗(yàn)證了設(shè)計(jì)結(jié)果的正確性，用Synplify Pro進(jìn)行電路綜合，在Quaitus Ⅱ軟件中實(shí)現(xiàn)布局布線，最后生成FPGA的編程文件。根據(jù)控制系統(tǒng)的要求，論文設(shè)計(jì)完成了12位模數(shù)AD轉(zhuǎn)換器、數(shù)據(jù)顯示器、按鍵等相關(guān)外圍接口電路。 將一階、純滯后、大慣性電阻爐溫作為控制對(duì)象，以EP1C3T144 FPGA為核心，構(gòu)建PID控制系統(tǒng)。在采用Pt100溫度傳感器、分辨率為2℃、最大溫度控制范圍0～400℃的條件下，實(shí)驗(yàn)結(jié)果表明，達(dá)到無(wú)超調(diào)的穩(wěn)定控制要求，為降低FPGA實(shí)現(xiàn)PID控制器的設(shè)計(jì)難度提供了有效的方法。
上傳時(shí)間： 2013-05-24
上傳用戶：gyq
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
