隨著 微 電 子技術(shù)的飛速發(fā)展，電子產(chǎn)品越來(lái)越微型化，集成化，自動(dòng)化，低廉化，進(jìn)而推動(dòng)著其它許多產(chǎn)業(yè)的發(fā)展。特別進(jìn)人21世紀(jì)以來(lái)，生物技術(shù)與電子技術(shù)的結(jié)合，成為高科技領(lǐng)域的研究熱點(diǎn)。199()年由瑞士的Manz和Widmer首先提出的“微全分析系統(tǒng)”〔’〕(microto talan alysissy stems，即ptTAS)，通俗地稱(chēng)為“建在芯片上的實(shí)驗(yàn)室”(Lab on a chip)或簡(jiǎn)稱(chēng)芯片實(shí)驗(yàn)室(Lab chip)，主要組成部分為電泳芯片，同時(shí)是進(jìn)樣，分離和檢測(cè)為一體的微型裝置，其在電泳實(shí)驗(yàn)中的高效檢測(cè)性能為生物化學(xué)分析儀器發(fā)展提供了一種借鑒。p.TAS廣泛應(yīng)用于生物醫(yī)學(xué)、環(huán)境檢測(cè)、食品衛(wèi)生、科學(xué)以及國(guó)防等眾多領(lǐng)域。目前 應(yīng) 用 的大多為多通道的毛細(xì)管電泳芯片，這也是芯片發(fā)展的一個(gè)必然趨勢(shì)。這不僅對(duì)電泳芯片本身的設(shè)計(jì)和制作提出了更高的要求，也對(duì)傳感器和數(shù)據(jù)處理技術(shù)提出了新的挑戰(zhàn)。考慮成本，集成度，控制能力以及可靠性方面的因素，本系統(tǒng)采用單片機(jī)作為實(shí)時(shí)數(shù)據(jù)處理、控制以及通訊的硬件平臺(tái)。如果系統(tǒng)中既有實(shí)時(shí)的通信任務(wù)，同時(shí)又有其他實(shí)時(shí)任務(wù)，采用一個(gè)廉價(jià)的單片機(jī)，資源會(huì)比較緊張，不僅實(shí)現(xiàn)困難，結(jié)構(gòu)復(fù)雜，而且效果可能不滿(mǎn)意。而采用高性能的處理器，又浪費(fèi)了其有效資源，所以本系統(tǒng)采用兩個(gè)MCU協(xié)同工作，以并行/分布式多機(jī)的思想，構(gòu)成了電泳芯 片核心的雙單片機(jī)系統(tǒng)結(jié)構(gòu)。微全 分 析 系 統(tǒng) 進(jìn)行的多項(xiàng)實(shí)時(shí)任務(wù)，可以劃分為以下 幾個(gè)模塊:①采集模塊。負(fù)責(zé)對(duì)外圍檢驗(yàn)設(shè)備進(jìn)行控 制以及對(duì)傳送過(guò)來(lái)的信號(hào)進(jìn)行采集和分析;②交互模 塊。通過(guò)液晶顯示，鍵盤(pán)掃描，以及打印等實(shí)現(xiàn)實(shí)驗(yàn)人 員對(duì)前端采集電路的交互操作;③雙單片機(jī)控制和通 信模塊。協(xié)調(diào)雙單片機(jī)之間的數(shù)據(jù)傳輸和指令傳輸 ;④網(wǎng)絡(luò)傳輸模塊。其中一個(gè)單片機(jī)通過(guò)以太網(wǎng)發(fā)送接 收數(shù)據(jù)到上位機(jī)。本文提出一種實(shí)時(shí)多任務(wù)的雙單片 機(jī)控制和通信系統(tǒng)[31的設(shè)計(jì)，一個(gè)MCU基于TCP /IP網(wǎng)絡(luò)模塊的實(shí)現(xiàn)。
標(biāo)簽： TCPIP 雙單片機(jī) 數(shù)據(jù)采集系統(tǒng) 網(wǎng)絡(luò)模塊
上傳時(shí)間： 2013-11-15
上傳用戶(hù)：wangdean1101
基于ADSP-BF561的數(shù)字?jǐn)z像系統(tǒng)設(shè)計(jì)Design of Digital Video Camera System Based on Digital Signal ProcessorADSP-BF561（浙江大學(xué) 信息與通信工程研究所，浙江 杭州 310027） 馬海杰, 劉云海摘要：介紹了基于ADI雙核的數(shù)字信號(hào)處理芯片ADSP-BF561 的數(shù)字?jǐn)z像系統(tǒng)實(shí)現(xiàn)方案。系統(tǒng)包括硬件和軟件兩部分，硬件主要有ADSP-BF561及其外圍電路、音視頻模數(shù)/數(shù)模轉(zhuǎn)換、CF卡/微硬盤(pán)接口等部分。軟件主要有操作系統(tǒng)及音視頻編解碼算法等部分。關(guān)鍵詞：ADSP-BF561 ;數(shù)字?jǐn)z像機(jī);微硬盤(pán);MPEG-4;A/D;D/A中圖分類(lèi)號(hào):TN948.41文獻(xiàn)標(biāo)識(shí)碼:AAbstract: An implementation of digital video camera system based on ADI dual core digital signal processor ADSP-BF561 is introduced. The system can be divided into two parts——hardware and software design. The hardware design includes ADSP-BF561 and perpheral apparatus, A/D,D/A, CF card or Microdrive and so on. The software includes operating system , audio and video coding algorithm.Key words: ADSP-BF561; digital video camera; microdrive; MPEG-4;A/D;D/A
標(biāo)簽： ADSP-BF 561 數(shù)字?jǐn)z像 系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-11-10
上傳用戶(hù)：yl1140vista
擴(kuò)頻通信體制在現(xiàn)代通信中的應(yīng)用越來(lái)越廣泛。由于擴(kuò)頻碼的偽隨機(jī)性和優(yōu)良的相關(guān)特性，這種體制本身就具有一定的抗干擾性能。但擴(kuò)頻信號(hào)的帶寬寬，容易受到空間電磁信號(hào)和人為發(fā)射的惡意信號(hào)干擾，干擾信號(hào)較強(qiáng)時(shí)，需要采取抗干擾措施。針對(duì)擴(kuò)頻通信中的窄帶干擾，提出了一種基于TMS320C6701的抗干擾自適應(yīng)濾波器的實(shí)現(xiàn)方案，并在其EVM板上進(jìn)行了實(shí)驗(yàn)，取得了較好的抗干擾效果。
上傳時(shí)間： 2013-11-18
上傳用戶(hù)：zl5712176
本文結(jié)合微機(jī)繼電保護(hù)測(cè)試儀的科研項(xiàng)目的研究與實(shí)踐，提出一種基于 DSP 的微機(jī)繼電保護(hù)測(cè)試儀器的設(shè)計(jì)方案，現(xiàn)已研制成功并轉(zhuǎn)產(chǎn)。該繼電保護(hù)儀硬件的各功能部件按電路模塊化思想獨(dú)立設(shè)計(jì)，強(qiáng)弱電、模數(shù)之間均有可靠隔離通道，其目的是為了調(diào)試方便，并有利于硬件升級(jí)；軟件部分的高級(jí)應(yīng)用程序操作界面友好、性能優(yōu)越。整機(jī)通信高速穩(wěn)定、性能優(yōu)異、功能強(qiáng)大、升級(jí)快捷；提供的網(wǎng)絡(luò)端口、USB 端口，使系統(tǒng)具備良好的可擴(kuò)展性。
標(biāo)簽： DSP 微機(jī)繼電保護(hù) 測(cè)試儀
上傳時(shí)間： 2013-10-18
上傳用戶(hù)：小火車(chē)?yán)怖怖?/p>
DSP 在與多個(gè)外設(shè)進(jìn)行通信時(shí)，通常需要對(duì)DSP 的串口進(jìn)行擴(kuò)展。本文詳細(xì)介紹了利用TL16C554 芯片對(duì)TMS320VC33 DSP 芯片進(jìn)行串口擴(kuò)展
上傳時(shí)間： 2013-10-29
上傳用戶(hù)：咔樂(lè)塢
FPGA與ARM EPI通信，控制16路步進(jìn)電機(jī)和12路DC馬達(dá) VHDL編寫(xiě)的，，，，，
上傳時(shí)間： 2013-10-21
上傳用戶(hù)：zhyfjj
《基于Xilinx FPGA的OFDM通信系統(tǒng)基帶設(shè)計(jì)》附帶的代碼
標(biāo)簽： Xilinx FPGA OFDM 通信系統(tǒng)
上傳時(shí)間： 2014-01-10
上傳用戶(hù)：15501536189
在點(diǎn)對(duì)多點(diǎn)主從通信系統(tǒng)中,需要合適的接口形式和通信協(xié)議實(shí)現(xiàn)主站與各從站的信息交換。RS -485 接口是適合這種需求的一種標(biāo)準(zhǔn)接口形式。當(dāng)選擇主從多點(diǎn)同步通信方式時(shí),工作過(guò)程與幀格式符合HDLC/SDLC協(xié)議。介紹了采用VHDL 語(yǔ)言在FPGA 上實(shí)現(xiàn)的以HDLC/ SDLC 協(xié)議控制為基礎(chǔ)的RS - 485 通信接口芯片。實(shí)驗(yàn)表明,這種接口芯片操作簡(jiǎn)單、體積小、功耗低、可靠性高,極具實(shí)用價(jià)值。
上傳時(shí)間： 2013-11-02
上傳用戶(hù)：zhf01y
針對(duì)傳統(tǒng)集成電路（ASIC）功能固定、升級(jí)困難等缺點(diǎn)，利用FPGA實(shí)現(xiàn)了擴(kuò)頻通信芯片STEL-2000A的核心功能。使用ISE提供的DDS IP核實(shí)現(xiàn)NCO模塊，在下變頻模塊調(diào)用了硬核乘法器并引入CIC濾波器進(jìn)行低通濾波，給出了DQPSK解調(diào)的原理和實(shí)現(xiàn)方法，推導(dǎo)出一種簡(jiǎn)便的引入?仔/4固定相移的實(shí)現(xiàn)方法。采用模塊化的設(shè)計(jì)方法使用VHDL語(yǔ)言編寫(xiě)出源程序，在Virtex-II Pro 開(kāi)發(fā)板上成功實(shí)現(xiàn)了整個(gè)系統(tǒng)。測(cè)試結(jié)果表明該系統(tǒng)正確實(shí)現(xiàn)了STEL-2000A的核心功能。 Abstract: To overcome drawbacks of ASIC such as fixed functionality and upgrade difficulty, FPGA was used to realize the core functions of STEL-2000A. This paper used the DDS IP core provided by ISE to realize the NCO module, called hard core multiplier and implemented CIC filter in the down converter, described the principle and implementation detail of the demodulation of DQPSK, and derived a simple method to introduce a fixed phase shift of ?仔/4. The VHDL source code was designed by modularity method , and the complete system was successfully implemented on Virtex-II Pro development board. Test results indicate that this system successfully realize the core function of the STEL-2000A.
標(biāo)簽： STEL 2000 FPGA 擴(kuò)頻通信
上傳時(shí)間： 2013-11-06
上傳用戶(hù)：liu123
為了滿(mǎn)足某測(cè)控平臺(tái)的設(shè)計(jì)要求，設(shè)計(jì)并實(shí)現(xiàn)了基于FPGA的六通道HDLC并行通信系統(tǒng)。該系統(tǒng)以FPGA為核心，包括FPGA、DSP、485轉(zhuǎn)換接口等部分。給出了系統(tǒng)的電路設(shè)計(jì)、關(guān)鍵模塊及軟件流程圖。測(cè)試結(jié)果表明，系統(tǒng)通訊速度為1 Mb/s，并且工作穩(wěn)定，目前該設(shè)計(jì)已經(jīng)成功應(yīng)用于某樣機(jī)中。
上傳時(shí)間： 2013-11-25
上傳用戶(hù)：王成林。
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
