現(xiàn)代先進(jìn)微處理器有非常高的集成度和復(fù)雜度，又有寄存器堆、Cache等嵌入式部件，而且芯片管腳數(shù)相對(duì)較少，必須要有一定的自測(cè)試設(shè)計(jì)和其它的可測(cè)試性設(shè)計(jì)來簡(jiǎn)化測(cè)試代碼，提高故障覆蓋率。本文簡(jiǎn)要討論NRS4000微處理器芯片的以邊界掃描測(cè)試為主體，以自測(cè)試為補(bǔ)充的可測(cè)試性設(shè)計(jì)框架。著重介紹芯片的邊界掃描設(shè)計(jì)和芯片中譯碼控制器PLA和微程序ＲＯＭ以及采用內(nèi)嵌RAM結(jié)構(gòu)的指令Cache和寄存器堆的內(nèi)建自測(cè)試設(shè)計(jì)。仿真結(jié)果表明，這些可測(cè)試性設(shè)計(jì)大大縮短了測(cè)試代碼的長(zhǎng)度。
標(biāo)簽：
微處理器
復(fù)雜度
集成
上傳時(shí)間：
2015-07-25
上傳用戶：moshushi0009
