親自嘗試開發Android應用并將其部署到i.MX 6系列快速啟動板上。這堂課將介紹 面向i.MX 6的Android主板支持套件、Android SDK及Android調試橋。參加這堂課的學習無需具備Android開發經驗。
上傳時間： 2013-10-30
上傳用戶：zhaoman32
這堂課將使用OpenGL® ES、OpenCL™及OpenVG™來討論i.MX 6系列的基本GPU編程知識，還將探索與i.MX 6系列一起使用的GPU PC開發工具。
上傳時間： 2014-12-30
上傳用戶：wmwai1314
本會議將簡要介紹面向汽車應用的i.MX 6系列應用處理器，同時還將介紹使用為優化i.MX 6系列而提供的Rightware Kanzi® UI解決方案來實現高性能的3D用戶界面。
上傳時間： 2013-11-06
上傳用戶：HGH77P99
微帶天線[加]I.J.鮑爾
上傳時間： 2013-11-17
上傳用戶：jhksyghr
USB Anaslyst-I分析儀軟件 安裝程序
標簽： Anaslyst-I USB 分析儀 軟件
上傳時間： 2013-10-09
上傳用戶：qijian11056
USB Anaslyst-I分析儀軟件 安裝程序
標簽： Anaslyst-I USB 分析儀 軟件
上傳時間： 2013-11-17
上傳用戶：yczrl
protel 99se 使用技巧以及常見問題解決方法：里面有一些protel 99se 特別技巧，還有我們經常遇到的一些問題！如何使一條走線至兩個不同位置零件的距離相同? 您可先在Design/Rule/High Speed/Matched Net Lengths的規則中來新增規則設定,最后再用Tools/EqualizeNet Lengths 來等長化即可。 Q02、在SCHLIB中造一零件其PIN的屬性，如何決定是Passive, Input, I/O, Hi- Z,Power,…..？在HELP中能找到說明嗎？市面有關 SIM？PLD？的書嗎？或貴公司有講義？ 你可在零件庫自制零件時點選零件Pin腳,并在Electrical Type里,可以自行設定PIN的 屬性,您可參考臺科大的Protel sch 99se 里面有介紹關于SIM的內容。 Q03、請問各位業界前輩,如何能順利讀取pcad8.6版的線路圖,煩請告知 Protel 99SE只能讀取P-CAD 2000的ASCII檔案格式,所以你必須先將P-CAD8.6版的格式轉為P-CAD 2000的檔案格式,才能讓Protel讀取。 Q04、請問我該如何標示線徑大小的那個平方呢 你可以將格點大小設小,還有將字形大小縮小,再放置數字的平方位置即可。 Q05、請問我一次如何更改所有組件的字型 您可以點選其中一個組件字型,再用Global的方法就可以達成你的要求。
上傳時間： 2015-01-01
上傳用戶：yxgi5
XAPP520將符合2.5V和3.3V I/O標準的7系列FPGA高性能I/O Bank進行連接 The I/Os in Xilinx® 7 series FPGAs are classified as either high range (HR) or high performance (HP) banks. HR I/O banks can be operated from 1.2V to 3.3V, whereas HP I/O banks are optimized for operation between 1.2V and 1.8V. In circumstances that require an HP 1.8V I/O bank to interface with 2.5V or 3.3V logic, a range of options can be deployed. This application note describes methodologies for interfacing 7 series HP I/O banks with 2.5V and 3.3V systems
上傳時間： 2013-11-06
上傳用戶：wentianyou
抑制△I 噪聲一般需要從多方面著手, 但通過PCB 設計抑制△I 噪聲是有效的措施之一。如何通過PCB 設計抑制△I 噪聲是一個亟待深入研究的問題。在對△I 噪聲的產生、特點、主要危害等研究的基礎上, 討論了輻射干擾機理, 重點結合PCB 和EMC 研究的新進展, 研究了抑制△I 噪聲的PCB 設計方法。對通過PCB 設計抑制△I 噪聲的研究與應用具有指導作用。
上傳時間： 2013-11-18
上傳用戶：wweqas
摘要: 串行傳輸技術具有更高的傳輸速率和更低的設計成本, 已成為業界首選, 被廣泛應用于高速通信領域。提出了一種新的高速串行傳輸接口的設計方案, 改進了Aurora 協議數據幀格式定義的弊端, 并采用高速串行收發器Rocket I/O, 實現數據率為2.5 Gbps的高速串行傳輸。關鍵詞: 高速串行傳輸; Rocket I/O; Aurora 協議 為促使FPGA 芯片與串行傳輸技術更好地結合以滿足市場需求, Xilinx 公司適時推出了內嵌高速串行收發器RocketI/O 的Virtex II Pro 系列FPGA 和可升級的小型鏈路層協議———Aurora 協議。Rocket I/O支持從622 Mbps 至3.125 Gbps的全雙工傳輸速率, 還具有8 B/10 B 編解碼、時鐘生成及恢復等功能, 可以理想地適用于芯片之間或背板的高速串行數據傳輸。Aurora 協議是為專有上層協議或行業標準的上層協議提供透明接口的第一款串行互連協議, 可用于高速線性通路之間的點到點串行數據傳輸, 同時其可擴展的帶寬, 為系統設計人員提供了所需要的靈活性[4]。但該協議幀格式的定義存在弊端,會導致系統資源的浪費。本文提出的設計方案可以改進Aurora 協議的固有缺陷,提高系統性能, 實現數據率為2.5 Gbps 的高速串行傳輸, 具有良好的可行性和廣闊的應用前景。
上傳時間： 2013-10-13
上傳用戶：lml1234lml
